DXDesigner使用疑惑

fongqiansam

' K, J8 Z7 ]( L( ^& E
如图所示，我要在Library中做什么设置才能使DXD中器件的cell name自动更新？
麻烦大家帮帮忙，谢谢了！

simhfc

看不懂，Cell name不应该是固定对应的么，怎么又要自定更新？

张湘岳

simhfc 发表于 2013-6-20 17:25
7 c# k# l9 E6 S5 S! s3 }看不懂，Cell name不应该是固定对应的么，怎么又要自定更新？

8 y' @" s6 J* s0 N: U8 t做part的时候已经选了cell了，但是放到DX中cell这栏是空的。

fongqiansam

simhfc 发表于 2013-6-20 17:25
看不懂，Cell name不应该是固定对应的么，怎么又要自定更新？

part里面是对应的，只是在DXD里选中器件后，其cell name属性是空的，没有显示part里面的cell的名字

simhfc

我新建的项目，进入DXD，放置Symbol，侧边的属性栏中，默认没有cell name这一栏，是不是你在建库或DXD里自行添加的？
( d/ h; L% O4 Q. c0 t7 `& S: _
新建了Cell Name项，确实是空的，因为库中的Symbol里没有这栏属性，我觉得这里应该看Symbol Name啊。

fongqiansam

simhfc 发表于 2013-6-22 00:25
我新建的项目，进入DXD，放置Symbol，侧边的属性栏中，默认没有cell name这一栏，是不是你在建库或DXD里自行 ...

我尝试过建Symbol的时候增加一个cell name属性，结果是一样的。

property definition editor这里说打包之后就能带上勾上的属性的（不知道那句英文的意思是不是这样），但是我勾上cell name，结果原理图打包后symbol中不会自动产生cell name这个属性。但是如果我勾上description，package之后却能自动添加description的属性。搞不懂这是怎么回事

simhfc

fongqiansam 发表于 2013-6-24 08:36
我尝试过建Symbol的时候增加一个cell name属性，结果是一样的。

. m' F4 \6 L* x# s1 o4 d9 Gproperty definition editor这里说打包 ...

$ v+ ~. [1 h; j2 [' t英文是那个意思，也就是说你勾选后，Cell Name就作为一个默认附带的属性，在添加、替换时，该属性会被自动添加；
) k# C. i- h7 e; K
+ [: ]% |! C1 H' f. b但属性的Value却需要继承，如果库中原本做好的Symbol属性里没有这一项，DXD就无法取到Value，最后的Value也就是空；
# J" [5 D8 |8 q
最后从具体的角度说，在Symbol的属性中出现Cell Name也有失严谨，呵呵……{:soso_e113:}

le156

新手原理图无法打开请帮忙
{:soso_e100:}

le156

协助确认什么版本软件可以打开原理图

lalasa1987

fongqiansam 发表于 2013-6-24 08:36
我尝试过建Symbol的时候增加一个cell name属性，结果是一样的。

" m! U4 R$ i# H3 b3 j  ~  P5 j" S7 kproperty definition editor这里说打包 ...

你打包后导入PCB后再回来看看。

wjzter

库里面的是默认带过去的封装，如果这个属性带了值的话，会使用该值对应的封装，详情请参考手册
; W& B/ x8 [  W% f5 V; V. U! s该属性一般用在封装没完全建好，使用兼容封装暂时代替的情况下，正式生成后要将该属性删除为好

lovelijizhi

/ O% H/ I! i1 ^' y. k" J

fongqiansam 发表于 2013-6-21 09:09
part里面是对应的，只是在DXD里选中器件后，其cell name属性是空的，没有显示part里面的cell的名字

: X, B5 @; ]$ U1 V. c5 K8 T' L3 D0 u
fongqiansam：我遇到的情况是正常情况下Properties中Name 下面是出现 cell name的

- I5 @9 w& v& L如果在Dxdesigner中放元件的时候，将Fixed 勾上，如下图Problem Cause.JPG 所示
' D4 X4 Y# h9 X则会出现Properties中Name 下面是出现 cell name的情况
' R/ X6 r6 V+ z: s/ n+ N3 T不知道是不是你要的效果，但是实际上如果是双面板的话，如果在原理图中指定了cell name例如：res_sllf160805_t_1(fixed)
! |" P4 ^! Y6 U0 V即使你在 PCB 中将元件push到bottom side, cell 变成了res_sllf160805_b_1, 只要你一进行Setup>Project Integration,元件的cell又会变成res_sllf160805_t_1(fixed).这样就麻烦了。希望能对你有帮助。

tobao866

长知识