当修改layout后如何体现ECO的作用

zihe

Power pcb 的菜单中在Tools下面有个compare/ECO tools,我知道这个对我们设计者来说很有用,
1.他可以直接在一个PCB文件里导入另外一个PCB文件,并且这个PCB文件内的布局以及网络连接都没有任何更改
! c/ r* A% D, S- q& f, [: F2.可以关联原理图中的修改,更新当前PCB中的错误,或者增加网络线及更新封装
以上两点我只知道能这么用,具体如何操作,关键在哪里,却不知道,希望高手解答下.
1 a% p2 q+ ~+ M$ U我一般在PCB里更新器件或者添加东西都是在ECO模式下直接添加的,如果要更改网络线也是通过手动删除和手动连的

zihe

怎么没人说说,给上上课啊

YYY

原帖由 zihe 于 2008-3-12 16:15 发表
怎么没人说说,给上上课啊

" I5 }- F, O( P. i5 _* W1 Q再等一等

shandianleo

好象这个只能更新pads logic作的原理图导出来的pcb,其他的工具就不行吧.

心嫣

我用的时，ORCAD，可以先把原理图更新完成了，导出ASC文件，和旧板对比。倒出ECO文件。再把ECO文件倒进来。
7 \# i) n4 m- [5 U+ t  |+ R9 [应该注意三个地方：
: ]% ^' r7 g! t2 F* f+ ^
, v4 p) v! J" O0 T8 n; y[ 本帖最后由 心嫣 于 2008-3-26 17:24 编辑 ]

心嫣

然后就可以在旧板上和ASC文件对比，导出ECO文件了。

mahui625

玩过这个，不错的。

donkeygl

我在eco模式下面添加了安装孔，怎样才保证这些安装孔不被更新掉？