|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 olendo 于 2014-11-26 00:03 编辑
; P$ [- p! f: X
4 i% X, G3 l! {* A' `目前設計子板PCB使用的是四層板- 上到下高速S-G-V-S方式 , 訊號為10Gbps
$ r' D6 y6 Z. B8 h5 h1 y( t6 z8 v6 K& E0 w4 G' v
請問各位設計金手指部分中間G-V都是裸空的嗎? 對於差分阻抗匹配來講的確需要將金手指下面參考層加厚6 P ?0 s8 ]3 L
來增加阻抗匹配值
/ G, k4 v! S8 n |# U1 t- l& B& o J
1.根據高速訊號線回流路徑觀點,下方已經沒有參考層提供回流路徑(第四層雖然會有pad,但是那並非是VCC: H- k& j1 X9 ]
或GND pad),而差分訊號已經在子板金手指部分經由socket流入母版PCB,這時候在socket中的回流路徑會走: _) p' n5 Z& @$ X3 c% X
哪一個接點? 主要是在正負差分訊號隔壁路的訊號線上嗎? 還是主要是金手指上GND的腳位? 我相信應該會/ ?+ e; D" L0 Q/ R7 s) J
有一定相差比例關係，但不知是以哪一個為主?: u5 [+ H. f1 @: ]
U+ E3 Z( L7 n2 G% h& P3 `: q
2.若是我增加第三層的GND參考面在金手指高速訊號線正下方(計算後阻抗匹配值:85R)，雖然阻抗匹配值會2 u) p+ U1 |$ V4 Y0 t$ l9 X' g& s
比完全沒有參考面(95R)還來的糟一些請問就算阻抗匹配差一些,是否有無讓訊號反而更好的理論或實驗依據?) L! X- M3 `8 S) y' d, l
4 C0 k$ t# E3 E9 T) n感謝各位大師求解5 `( F/ E* ~' X" U% D
) ~' g6 g( S# L H附件圖片跟我設計的GND 與VCC剛好擺相反,作一簡單疊構圖示範例參考
: \8 Y5 q1 B# ^/ P, c2 t: O& c, C/ ` d! |. u3 J" S
6 R ~) Z6 Z+ A/ |
: f9 M/ b% I, h3 Q e) j4 \! D; b3 n+ p1 j& N6 {! M
' _9 g! j, N" Y
; S9 n! g. S5 c# A/ p% ]. H# U5 K' p& D3 s$ t$ U# y
2 ]3 G1 n8 d8 v! F" n2 ?) Q8 O
& I0 l7 x/ D/ N) \
|
-
A.jpg
(32.95 KB, 下载次数: 1)
|
/1 
发表于 2014-11-25 23:58
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
