找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 253|回复: 2
打印 上一主题 下一主题

pads logic里面创建CAE符号的时候可以隐藏引脚吗?

[复制链接]

4

主题

11

帖子

118

积分

二级会员(20)

Rank: 2Rank: 2

积分
118
跳转到指定楼层
1#
发表于 2015-10-25 11:02 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 shinesky 于 2015-10-25 11:07 编辑 $ C2 I$ V' `% G4 {
0 N: `, l2 t$ f- k1 E2 k/ _# Y( `8 G
有地面接地引脚,不想在CAE里面显示出来,要怎么设置呢?
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

8

主题

118

帖子

744

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
744
推荐
发表于 2015-10-27 10:54 | 只看该作者
隐藏的功能并不实用,除非你自己很有把握。个人认为这是个比较蛋痛的功能,没有实用意义。象电源脚,你隐藏了,还要指定电源名称跟它连,到时对原理图也不好对。
扣扣:470954626

29

主题

1008

帖子

7438

积分

六级会员(60)

Rank: 6Rank: 6

积分
7438
2#
发表于 2015-10-25 12:09 | 只看该作者
在做part时作隐藏处理0 W* [6 q5 K1 ~) c
以前我也是这么做,后来还是不隐藏了,不方便
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-28 04:02 , Processed in 0.058766 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表