电源完整性之阻抗问题

ares0260

请问各位大神，在做电源完整性是，别人提供给我一份由siwave导出的snp文件。
我把文件导入了ansoft designer，想问一下，如何看它的电源阻抗？
是看两个port之间即Z21还是Z11。
4 r* S8 ~6 n5 o1 o9 A谢谢各位！
  P% z) }9 C0 h# P- h- n, U" _* z$ W

cousins

PDN可以只有一个端口，单端口就只关心1MHz以上的回路阻抗。是不上电状态PDN。
9 q8 X/ \8 V. q5 ?$ g两个或者两个以上端口，有两种处理方式：
1.电压源处加VRM，简单的模型就是0.01ohms以下电阻或者直接短路。这是模拟系统上电状态的PDN
  a- v$ Q; B! @  D5 q, O: |2.加归一化的端口，这是模拟系统不上电状态PDN

6 j7 s& T9 ?+ }) g# f; j3 q( H$ s

cousins

Z11

菩提老树

从一个port看过去就可以啦，所以看Z11即可

qingdalj

回去看看理论吧

ares0260

菩提老树 发表于 2015-7-13 23:42
( ?( N# ]- n$ P" {6 l6 [7 D从一个port看过去就可以啦，所以看Z11即可

5 Q6 s$ o$ X: {Z11是在其他端口open的情况下看去的输入阻抗，也就是自身的自阻抗。
( m% @( \# O/ T在port1上加去耦电容是可以的，Z11会减小。这是没有问题的。
那我在另一个端口（如port2）加一个接地电容，但Z11却不变。
我觉得根据输入阻抗计算公式，在第二种情况下，z11应该是有所变化的？
' r" I* `3 m. p5 P3 G- ~能劳驾解释一下吗？但实际却不是。
- G( J7 r9 y& `6 \

ares0260

qingdalj 发表于 2015-7-14 08:39
回去看看理论吧

. Q  G6 d2 C1 J- R. X/ q能推荐一下资料吗？
# S+ E8 j2 r3 r& Y这些对于你们来说确实简单了些！
7 K2 l4 `1 }# C8 x' v1 Z" M3 G

cousins

ares0260 发表于 2015-7-14 11:12
能推荐一下资料吗？
这些对于你们来说确实简单了些！

<Power Integrity Modeling and Design for Semiconductors and Systems  >
written by Madhavan Swaminathan   A.Ege Engin
' i8 x2 F6 }1 _% C

ares0260

cousins 发表于 2015-7-13 16:42
7 s( h! f/ b0 `0 S6 s1 CZ11

' `6 L% }# g+ d; q请问为什么是Z11，默认的PDN至少有两个端口，在对SNP格式的文件进行仿真时，对另外一个端口怎么处理？
8 P# A! [; f1 r+ M$ g6 j/ H: z谢谢！
% `% k2 h) `  Q' G7 k- F9 R

ares0260

cousins 发表于 2015-7-13 16:10
PDN可以只有一个端口，单端口就只关心1MHz以上的回路阻抗。是不上电状态PDN。
7 C. Z% U9 ]& ]0 V' V* E两个或者两个以上端口，有两 ...

5 ?- q, C+ l4 k我尝试了这两种方法：
0 B" ^: y7 H4 H1）只用一个端口PORT1，另外的VRM端接地
9 z6 k2 v1 U5 e4 B! P3 u2）用两个端口PORT1和port2，另外的VRM对应的port2的归一化阻抗为0.
得到的结果是一样的。其实不都相当于模拟电源内阻的情况吗？

& M! K% C9 @$ D

cousins

ares0260 发表于 2015-7-16 09:05
9 K" H) |; ?1 A3 ~我尝试了这两种方法：
3 a# j9 T5 d- ?* a) n1）只用一个端口PORT1，另外的VRM端接地
2）用两个端口PORT1和port2，另外的VRM ...

- P/ h' e0 A9 \+ t0 T* N归一化阻抗应该设置为50ohms或者0.1ohms以下，不能设为0.
+ k7 ~+ D1 [# _7 i: J/ }2 G0ohms怎么归一？  

1 b  B- ?+ ?5 ~: e4 Q) P归一是要用Z/Zref的...
# N, i+ f. Z  e  v结果是不会完全一样的，在1MHz以上的结果是基本一致的。
8 {! {3 d# m6 A, X: g! s! |有vrm的在1MHz以下的Z11扫频对数结果为接近于一条直线，值很小。
) J3 h2 v0 I& y* _) o: y' g无vrm的在1MHz以下的Z11扫频对数结果为从无穷大线性减小到一个很小的值，这个很小的值是靠近第一次出现电容谐振的位置。
记住以对数（log scale）的方式查看Z11。

ares0260

cousins 发表于 2015-7-16 09:31
( R, A& }0 q* j- s  X) w归一化阻抗应该设置为50ohms或者0.1ohms以下，不能设为0.
$ v* @. h* n0 B0ohms怎么归一？  

, t' p1 @6 e0 m; n- tHi Conusins，
请教您一个问题。
枣做电源完整性的时候，会生成一个SNP文件。
& [7 w* p* D2 |放到ansoft designer中去，做它的时域瞬态响应分析。
$ a# l3 s  K. N, U. w/ P因为以前没有接触过PI，真的不知该如何下手。
7 q, g  N+ g+ m望您能指点一二。
一般情况下，会给它一个阶跃信号（0 to 1.2v）测得芯片输入端的电压即可。
& H8 ?" V$ Y0 @  n但是参考的图中却没有看到对应的芯片（dut），这样对吗？
8 o7 O8 Y9 n' w

cousins

你要给的不是阶跃信号，是带交流分量的直流，交流分量为纹波。
这个架构是对的，如果要仿真芯片接受的信号，就要加入封装参数。但如果对比板级测试的话，你测试点是加不到封装内的。只要加到pin上就可以了。

ares0260

' h$ |7 s% E$ v8 ]* u2 d5 S

cousins 发表于 2015-7-22 17:23
你要给的不是阶跃信号，是带交流分量的直流，交流分量为纹波。
这个架构是对的，如果要仿真芯片接受的信号 ...

如何体现纹波的频率呢？
能劳驾你给一个电路模型参考一下吗？或者一个小例子。
+ N  Q" r% q4 d拜谢！！！
2 R. y# V6 O3 B6 O6 R& @* h下图是从别人哪里看到的结果，纹波应该是0.04V，可是我总是做不出来。
可能是我了解的信息不全。我也把电路模型发给你了，你帮忙看看。
! b, L7 S2 q5 G1 E8 O, R非常感谢！！！
; L  _3 C; p: L* y7 b2 H* p, ^+ N
0 q# `9 t; t0 \9 t) q5 V6 M
5 N+ w! I; V/ X3 P) O

shark4685

提取平面的s参数即可。