PADS9.5的原理图导PCB，出现ecogen failed

songzhuxia

将pads9.5的原理图导入pads9.5的PCB中，出现ECOGEN failed。
1.将所有封装全部删除，重新导入又会正确，再次导入就出现ECOGEN failed。
2.我已先进行sent net list。但是在进行ECO TO PCB还是出现ECOGEN failed。
7 J7 J+ O9 Q" D: u! F$ Q& q! e产生的logic .log文件内容如下：
PADS Layout ECO Generator (Version 6.4v) 2016-2-4 13:49:22
Copyright (c) 2003 - 2008 Mentor Graphics Corp. - All rights reserved
0 B# T8 S% Z1 I) P0 ]Command line arguments:  -e d:\PADS Projects\Logic.log -u NOT_CONNECTED -r p -a PART,NET -f -l PCB,NETCLASS,NET
ERROR: Wrong gate pin data at the line: URT3_CK/T1_BKIN 52.0.U.PB13/SPI2_SCK/USART3_CTS/

0 |5 g6 ~. V9 Y) W7 i) y% `8 msec
! R# M4 |: \$ }7 x6 }
这上面的原件及封装我在另外一个工程上使用是没有问题的。

! f1 X% W) H; n& p1 `望知道的伙伴，大侠赐教指正。谢谢




: z: |9 `, D/ T

jimmy

原理图导出低版本的话，再重新导入。

8 b% @. O$ M: C! y& s有时候，重启电脑和软件也是可以解决。

adwordslai

看起来原理图封装做的不规范

songzhuxia

adwordslai 发表于 2016-2-6 16:58
- I* n) H9 Z9 }. X2 n, L$ D. [看起来原理图封装做的不规范

- `$ ?+ ?" p% B: G- K# V的确是一个器件的封装不规范造成的，但是在器件进行eco check时是报告是0个错误。我使用的是PADS9.5的破解版。
目前，其他工程的导入是没有错的，附件是该报错器件的封装。
8 h: |* [8 h0 r7 [  E望指教，谢谢@jimmy；adwordslai 。
/ P$ ~" D4 o7 O0 s7 l* ^" V( _

songzhuxia

问题已解决，原来是CAE封装的问题。
谢谢大家的帮助。

i265

解决办法 ： 将原理图或者PCB导出低格式然后在导入  

songzhuxia

i265 发表于 2016-3-25 16:35
解决办法 ： 将原理图或者PCB导出低格式然后在导入

是我CAE封装的问题，谢谢帮助

marco_ma

能具体说明下如何解决的不，我现在碰到同样的问题了。搞半天了。