2017年10月11日QA检查报告节选

EDA365QA

$ N. O3 D: n" x2 g# \6 o  S
1.单点接地在BOTTOM面被N2破坏了

# _# ^  a6 h& x. F6 M2 ^7 p; L

EDA365QA

EDA365QA 发表于 2017-10-12 09:20
; [* q* ^# z- p2.FPGA上与之连线的两个PIN到电阻两端的走线，从走线几何形状上和走线长度上都要严格一致！

更多内容查看此帖

. `' W& g4 B! x# K0 }https://www.eda365.com/forum.php? ... amp;_dsign=cda9da59
* Y. F: ~, V" _9 ?

EDA365QA

11.发光二极管极性反了
# C5 a% _$ B5 c5 D- W& ^8 P$ a: n. f: E

EDA365QA

10.U12器件下面开了阻焊和钢网，但是却没有铺铜

EDA365QA

2.FPGA上与之连线的两个PIN到电阻两端的走线，从走线几何形状上和走线长度上都要严格一致！
3 `# [& c, v2 L; w
* p& B- g+ b! d) t8 J- G

EDA365QA

3.485电路的输入电路，加大到20mil

: S* r4 ^! D, N! y. ~; e

EDA365QA

4.这4条网络属于多余连接
& _# N+ t0 i5 z, N
. [8 b8 v* h& H4 G  @3 w

EDA365QA

5.建议把AVCC_5V由art03布线层改到PWR06层电源层，保证第3层给模拟信号的隔层参考平面(AGND)完整性

6 L- K. J7 ^& ?: |

EDA365QA

6.USB电源和地处理可以优化一下，放在art05和pwr06，即vcc3.3没有进入USB，并且可以对应

EDA365QA

7.这两组电源没有加粗
; c( e* x' R1 q2 r5 Q

EDA365QA

8.第3层走线跨分割(第4层的+5V没有必要到上面去）
' t" p) A$ G; p' M
9 c! d1 I- D5 P5 j9 w* Y2 D

EDA365QA

9.第7层的分割导致bottom面大量的DDR3网络信号线跨分割

$ {( D8 t6 l0 t- Y! F8 T" T

EDA365QA

12.相邻层不要很长一段的重叠走线

$ k* l" |9 L. i- b% i) I; u' g1 p9 w

wuchaoforevers

wuchaoforevers

这个必须得点赞