2017年10月11日QA检查报告节选

EDA365QA

+ C3 I" j( M$ ]. v. _$ q! W
9 ]% T1 i1 O1 g' }7 H. v8 K  e1.单点接地在BOTTOM面被N2破坏了
4 c, B0 O% N5 R' q! [% k% s/ {
3 w+ P( d6 a7 f4 ]3 E% h3 v2 G

EDA365QA

EDA365QA 发表于 2017-10-12 09:20
2.FPGA上与之连线的两个PIN到电阻两端的走线，从走线几何形状上和走线长度上都要严格一致！

更多内容查看此帖
0 q- y; Y; w' ?( ^2 j6 ]
( d1 X* ~7 y! y9 bhttps://www.eda365.com/forum.php? ... amp;_dsign=cda9da59
# w- o. g$ U5 ]6 o8 f

EDA365QA

11.发光二极管极性反了

EDA365QA

10.U12器件下面开了阻焊和钢网，但是却没有铺铜

! b% `8 b5 f' B& \- F% V" K

EDA365QA

2.FPGA上与之连线的两个PIN到电阻两端的走线，从走线几何形状上和走线长度上都要严格一致！

EDA365QA

3.485电路的输入电路，加大到20mil
- j, A: ?0 }1 G; @9 Y5 `
2 l( c9 F% {& W! k# c$ h- o

EDA365QA

4.这4条网络属于多余连接

EDA365QA

5.建议把AVCC_5V由art03布线层改到PWR06层电源层，保证第3层给模拟信号的隔层参考平面(AGND)完整性

EDA365QA

6.USB电源和地处理可以优化一下，放在art05和pwr06，即vcc3.3没有进入USB，并且可以对应
* A1 N' I, G  j& m

EDA365QA

7.这两组电源没有加粗
' g$ C' g# K9 C6 H9 J- P: l

EDA365QA

8.第3层走线跨分割(第4层的+5V没有必要到上面去）

EDA365QA

9.第7层的分割导致bottom面大量的DDR3网络信号线跨分割
2 g/ c8 x1 E+ s
5 W- }% q  r  n' Q0 \/ J( M

EDA365QA

12.相邻层不要很长一段的重叠走线

wuchaoforevers

wuchaoforevers

这个必须得点赞