IBIS模型关于Model_type的选择及反射问题

wkb1987

# K/ Z0 i- a( W0 Y3 z2 }
# U4 I) I0 f& i& w现在正在自学仿真方面的知识，遇到挺多的问题与疑问，现整理如下。
# h6 O' l* j( |3 J      1.如果数据地址线AD的Model_type的模型定义为3-state时，则相应的管脚pin type为out,若想使pin type为BI类型的（以便使AD管脚既可当驱动端，又可当接收端），把Model_type改为I/O。请问，这样对于仿真结仿真结果是否产生负面影响？
      2.在进行反射仿真时，进行FTS Model选择，考虑最恶劣的情况时，选择FAST；当要与实测结果比较，验证仿真结果时，选择Typical,请问，这样的理解对吗？
      3.在进行后仿真时，用Report报告和用提取拓扑结构进行仿真，所产生的NoiseMargin有几十毫伏的误差，而OvershootHigh、OvershootLow有两百毫伏左右的误差，这样的误差是否可以容忍？一般我们是取哪种结果？
9 e. S7 ]' q" R     期待高手的解答，谢谢大家！

wakinoda

1. Address一般而言都是unidirectional，所以你确定需要把Output改成I/O？ 鉴于两者在IBIS Spec中需要的曲线相符，修改不会影响仿真。个人倒是经常把BI pin改成output去适应IBIS；

6 }) a/ s: s! O+ Q  J2. Worst case仿真应该是Corner Simulation，也就是Fast和Slow。个人一般性做法是三种全选，用以全面观察结果以及测试对比；
. D/ ~( P" j, y8 ^) H7 b& O' {
3. 这个情况一直都有，能否容忍主要还是根据receiver datasheet的电气特性去判断，个人一般都不使用report功能。

wkb1987

1. Address一般而言都是unidirectional，所以你确定需要把Output改成I/O？ 鉴于两者在IBIS Spec中需要的曲线 ...
9 P1 C$ u! Y. G" Q3 Z4 J% c7 ~wakinoda 发表于 2010-8-17 09:16

      wakinoda，非常感谢你的帮助！
- w( i9 `) ?" ~# F6 R2 ]4 X      我现在做的是PCI总线在主从设备之间通讯的仿真。这里的AD线是数据地址线复用的，并且该模型的芯片是从设备，地址信号不是由它驱动。所以，我觉得应该改为I/O类型的。只是我向厂家咨询过，但他们确认是3-state。如果这样，只能把主设备作为接收端进行仿真，而主设备驱动的信号从设备无法作为接收端，从而不能进行仿真。再往下考虑，只能仿真主设备端的信号，从设备端由于没有接收端而无法进行仿真。难道我仿真时真的只需考虑主设备端的情况？
6 |+ u- D* n( C/ G% X. i     
9 w. M0 W% w/ t

wakinoda

好久不做PCI了，你说起data/address复用就有印象了。这种情况个人还是认为不适合去修改output为I/O，而是偏向于以下2种方案：
% j$ e' G! j) b) q8 W
: x$ u1 `% E3 w* C1. 你的PCI master端得model是否是I/O？或者其IBIS里有没有PCI的I/O或者input类型的buffer model？如果有的话用它代替PCI slave端的receiver model；

. D  W/ \7 k( c& \' t9 L; z2. 如果没有的话，考虑用altera FPGA里的PCI I/O model或者input model做代替。

一般是采取这两种方法，直接改output为I/O实在不推荐，而且PCI这种并不高速的信号用普适的PCI buffer model代替也没有什么问题。

wkb1987

wakinda,确实如您所说，将PCI slave的IBIS模型改为I/O类型的，会出现不少问题。实在是太感谢您了，要不是您的提醒，我压根不懂可以用PCI master model 代替slave model,这思路我想破脑袋也想不出来。对IBIS模型还是缺乏理解，得空得好好看下这方面的资料。
& m8 `: ^: Z# R    现在反射仿真该问题不大了，接下来该是串扰和时序仿真了，呵！
5 Z4 {0 n* R8 G- p* _( c3 a    再次感谢您无私的帮助！