Sigxporler仿LVDS的结果

szx841129 · 发表于 2011-6-29 07:47

您需要登录才可以下载或查看，没有帐号？注册

x

大家好：
上面是我用Sigxporler仿的LVDS的波形，不知道为什么波形的高电平和低电平时都有一个“突起”。
请问大家这个“突起”是怎么产生的？是模型内部的问题么？

由于这个topology很简单，没有别的东西，而且这个“突起”也不像overshoot。
谢谢！

yuxiang_hot · 发表于 2011-6-29 20:09

突起波形只要不超过芯片的阈值电压就没没什么问题，如果发生过冲现象可以通过阻抗匹配来抑制过冲。你去查查你使用的芯片阈值电压是多少。

yujishen1211 · 发表于 2011-7-1 19:54

基本来看问题不大，过冲不超过10%就行了。。。

		自动登录	找回密码
密码			注册

推荐内容 /1