[求助高手] fpga编译错误的问题

3 主题	21 帖子	-8934 积分

未知游客(0)

积分: -8934

发消息

电梯直达

1^#

发表于 2010-8-9 17:38 | 只看该作者回帖奖励

|倒序浏览 |阅读模式

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

大家好！

我在编译FPGA和sdram读写的一个测试程序时遇到了一下的编译错误，不知道是什么问题，希望各位高手指点一下，感谢！

Error (10853): Verilog HDL error at altera_mf.v(20080): argument 0 to $readmemh must be a string literal

分享到: QQ好友和群 QQ空间 腾讯微博 腾讯朋友 微信

收藏0 支持！0 反对！0

下载资料威望不够？点击查看获取威望的N种方法>>

返回列表

相约鹏城|11.15-19高交会X慕尼黑华南电子展X华南电路板博览会X半导体显示展: 高交会 - 智能制造、慕尼黑华南电子展、慕尼黑华南电子生产设备展、华南先进激光及加工应用技术展览会、华南电路板国际贸易采购博览会、机器视觉展暨机器视觉技术及工业应用研讨会，将于2022年11月15日-17日在深圳国际会展中心（宝安新馆）举办，展会立足粤港澳大湾区，辐射华南、西南及东南亚市场，为经济复苏献力。

查看 »

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2025-2-20 16:33 , Processed in 0.052371 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

		自动登录	找回密码
密码			注册

[求助高手] fpga编译错误的问题

EDA365欢迎您！

推荐内容 /1