|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
一段式、二段式、三段式) N) B* a$ Z0 Y; h0 k
一段式:所有输出都是寄存器输出,因此可能会有多余的一拍延迟# p- E% B) }5 n! H% q
二段式:可以有组合输出,延迟小,需要寄存器输出的话可以另加寄存器
9 q2 d' G3 E4 N' U% i( }7 L三段式:我觉得更灵活,可以是寄存器,也可以是组合输出6 \, B( y2 _6 `7 N- D
" d" U6 L& D: p. H* t! J zhttp://forums.xilinx.com/t5/Synthesis/help-About-latches/m-p/37274! g$ h, |% |* n, U5 v B
--, x& D' [: \8 D5 k, i) y$ v, Q
怎么xilinx的人又支持说一段式好的那个,难道xilinx的结构对一段式支持较好?& y1 a9 i2 F9 \$ B1 X( J/ H
不过我觉得一个便于阅读的代码也很重要。 |
|