请教ASI输入转LVDS阻抗匹配问题

热茶

; y2 x7 S1 Y' Y    图示为两路ASI输入经隔离变压器PE65508后，由单端信号转为差分信号DIFF_RXp_1及DIFF_RXn_1输入（另一路原理相同）到FPGA的LVDS输入端。ASI输入信号为标准的广电同轴电缆输入，阻抗为单端75欧，经PE65508后，原理上分析DIFF_RXp_1及DIFF_RXn_1应为差分150欧阻抗，图中电阻网络完成LVDS 电平匹配，现在问题是：
3 W# G+ I% r8 hDIFF_RXp_1及DIFF_RXn_1两差分走线需进行阻抗控制（走线较长），这个阻抗是按150欧来控制还是以LVDS的输入阻抗100欧来控制（从FPGA的LVDS配置资料来看，其输入阻抗为100欧，并且有内置终端匹配100欧电阻）。请指教，谢谢！
& \0 z0 e+ W3 O5 H  `3 [  K

jingpei520_2

100欧!