问一个菜鸟问题，关于bank的

lihongfei_sky · 发表于 2009-3-5 18:55

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

困扰了我很久的一个问题，一直我都没当回事，知道这次重新看才正式浮出水面，为什么在FPGA中，一组数据线都要在一个bank内，请高手解答一下，虽然知道这么用，但是不知道具体因为什么

inspiron1501 · 发表于 2009-3-6 12:47

我的理解，同一个bank内的资源比较紧凑，布线资源比较短，延迟小，对于高速读写的数据组，哪怕是2ns的延迟都是很重要的，故尽量在同一bank内。

kellerman · 发表于 2009-3-8 13:53

假如是XILINX的FPGA，那么同一个BANK使用同一种IO电平。例如 BANK1使用的3.3v电平，BANK2使用1.8v电平。

inspiron1501 · 发表于 2009-3-9 09:16

3# kellerman
altera的也是如此！

lihongfei_sky · 发表于 2009-3-10 15:27

好像不是吧，FPGA一般有三个电压，一个是核心电压，一个是IO的bank电压，还有一个是锁相环电压，

inspiron1501 · 发表于 2009-3-10 16:03

好像现在的FPGA允许设计者自定义IO Group，同一个Group可以使用相同的电压等级，这个我没用过，一些技术文章有介绍

kellerman · 发表于 2009-3-10 16:25

回5楼的话，bank电压不止一个，假如你的fpga 要同时接一个 TTL电平的器件，一个 cmos电平的器件，一个差分电平的器件，在过去会比较复杂。现在大部分fpga都允许不同的bank电压，那么就可以省去很多外围器件。例如bank1设为ttl电平，接ttl电平器件，bank2设为cmos电平，接cmos电平的器件。。。。。。岂不是很省事？