视频教程 | 如何轻松实现DDR接口精准分析而无需处理大型S参数

Cadence_CPG_Mkt

1 {; ?8 O& v3 l" `8 \5 d
3 B2 T4 Y1 ~+ F

6 i3 U1 i$ v7 A( E1 p1 H

了解更多关于 Cadence公司的Allegro Sigrity SI Base (http://goo.gl/L1k5GX) 以及System Serial Link Analysis Option (http://goo.gl/L03MLd)  请访问相应链接。Allegro Sigrity SI Base (http://goo.gl/L1k5GX)以及兼顾电源的信号完整性分析选项（Power-Aware SI Option） (http://goo.gl/8uouKV) 请访问相应链接。

  V$ B! F, C' e

Sigrity 技术人员一步一步指导您如何使用时域有限差分法（FDTD）仿真器精准评估同步开关噪声（SSN）在系统环境下的影响。

7 C+ M  @  X2 b, R( ]) J0 j

从一个PCB设计的宽带spice模型直接连接到一个系统的拓扑结构，而不必进行S参数提取。

这种“FDTD-direct”方法解决了信号完整性工程师在将S参数转化到简化的宽带Spice模型时，对于精准度受到影响的担心。

视频链接：
! Y3 C- j" r4 {4 O7 y: Xhttp://mooc.eda365.com/course/238/tasks

/ c0 i. J0 f6 C( i/ A

欢迎您的评论！

您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。

very401

学习学习学习

cjz351421568

666666

cjz351421568

看不懂哦

deficit

谢谢分享