利用IBIS-AMI后向信道仿真改进高速串行链路设计

Cadence_CPG_Mkt

作为信号完整性工程师，我们知道在当今的数千兆位串行链路中使用自适应均衡技术，可以抑制带宽限制信道带来的码间串扰（ISI）。但是我们当前是如何仿真的，特别是在诸如PCI Express Gen 3、Gen 4和10GBASE-KR等高速链路中，如何在实际的硬件中使用反向信道训练进行SerDes发射器（Tx）与接收器（Rx）的均衡设置？

大多数情况下，我们使用IBIS-AMI模型来自动调整Rx均衡器设置，同时手动扫描Tx均衡器设置，以在当前的仿真器限制下尝试找到最佳误码率(BER)。

您对这种使用反向信道训练的高速链路仿真方法有什么想法？这可能是我们现有的、最好的仿真工具，但是该方法至少有三大问题。

& `9 K# `9 P  N9 t9 c* f. t+ u/ K

首先，手动扫描Tx均衡器设置非常耗时。而且，如果您还想要扫描一些互连通道参数，则所有组合数量会迅速爆炸式增长。如今，由于紧张的产品开发计划，我们没有时间来仿真所有可能的组合，因此需要一个满足误码率和时间计划表的解决方案。

0 o# [! q& O5 K: Q

其次，这个“令人满意”的均衡器设置不太可能成为系统的最佳均衡器设置。令人满意的设置可能足以满足BER要求，但最佳的均衡器设置为我们提供了最大的设计余量和最大的灵活性。这些额外的设计余量可重新配置信号完整性的折中方案，使我们更加灵活地进行布线更改、元器件布局更改以及进行其他系统的更改，从而可以实现更小的电路板尺寸、更低的成本和更快的上市时间。

最后，目前仿真方法的第三个问题是，它不能代表实际的SerDes硬件是如何工作的。 IBIS-AMI建模的重点在于允许仿真模拟实际硬件的均衡行为，反向信道训练是其中的一个主要方面，可以显著影响系统的误码率。反向信道训练通过结合使用Rx和Tx均衡器来实现这一点，相比单独调整的方法可以产生更好的误码率余量。

1 N3 M+ b( Q8 v0 |# E3 [

有个好消息，IBIS标准的最新改进将在2018年春季发布，将支持反向通道训练。 Cadence已经基于内部和外部的客户需求实现了对该功能的早期支持，目前在最新版本的Sigrity SystemSI中可用。

7 d- [+ B* w( I: W7 U  L! Q

信号完整性工程师现在能够将反向信道算法整合到他们的IBIS-AMI模型中，以与实际SerDes硬件设备相同的方式自动优化Tx和Rx均衡设置。这样节省了大量的时间，同时也使信号完整性工程师有可能通过反向信道仿真获得额外的设计余量来改进其数千兆串行链路设计。

更多详细信息，请参阅DesignCon论文“使用新的IBIS标准进行反向信道建模及仿真” (http://schedule.designcon.com/session/backchannel-modeling-and-simulation-using-recent-enhancements-to-the-ibis-standard/851137)，由Cadence公司的Ken Willis于2月1日星期四上午10:00进行演讲。此外，请您不要忘记参加Cadence于2月1日星期四，在Great America 3 Room免费赞助的技术论文会议。最后，Sigrity团队将于整个DesignCon期间在Cadence展位上为您提供设计、分析或仿真方面的答疑。我们期待在DesignCon2018与您相遇！

欢迎您的评论！

您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。

# U  M6 Y( K+ z7 j* n

4 F/ k5 y4 f* V$ K