EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2018-1-29 11:07 编辑
. C3 ?) R# `2 U3 I- b% S G7 v# z( y$ p
Allegro PCB 17.2-2016发行版增强了钻孔相关功能 我们为实际的钻孔工具、背钻工具、方形孔、沉头孔等增加了焊盘定义，并增加了钻孔容差。应广大用户需求，背钻位置现在完全支持DRC间距规则。（见升级到Allegro17.2-2016的10大理由之4:行业领先的背钻能力）。
& X% A; q# l( a* I& _* O同时更新的还有标准钻孔间距DRC的行为变化。追溯到16.2版本，我们提供了钻孔DRC来支持 “内层无盘工艺” 功能。该检查功能只有在焊盘被删除、或者焊盘尺寸比钻孔小时（测位焊盘）才有效。从那以后，出现了针对钻孔检查的大量需求，无论焊盘是否存在。 ( V) P4 _7 s, u6 {5 z5 b
增强的钻孔DRC 在Allegro PCB 17.2中，分析模式中添加了新的间距选项控制开关—称为“Checkholes within pads”的设计模式菜单。 7 |3 D4 ]: M( g# U5 W
0 c& E: w0 a4 {+ I5 y
- n; \, P4 C5 V2 i, |) \$ D/ L. n) t $ `4 z' d S0 ~1 q0 f7 m
3 [1 V8 z9 B- J锐角检测 设计规则DRC也引入了基于四个角度的检查。锐角检查通过newSetup-> Constraints -> Modes command运行，然后选择Design Modes (Acute AngleDetection)进入到AnalysisModes。DRC模式可设置为On-line、Off或Batch模式，角度可在<0: 90>度范围内进行设置。
2 `. r4 a, E) }( g
$ `7 v/ h$ N* e4 v8 X5 w/ _
- s" m) j1 @6 M' n5 G& ^* |3 M% y8 ]" u4 G# ]9 d; M; J
在Acute Angle DRC视图，DRC标记包括字符“AA”，则为报错。Acute Angle DRC Checks表现为： 4 h% z# t# K% e) r7 F5 H% }
最小shape边缘到边缘
: f0 Y/ e8 Y4 F! E 铜层轮廓为锐角且角度过小
u. l: T7 d% E" W- ?6 {, Y: Y
! d9 R* k1 F- o( V3 a* Y最小线到焊盘 焊盘入口与线段产生锐角6 |# U) Q- K# b6 b f
# s/ s9 Q C+ n0 [1 Q Y+ \3 Y最小线到角度 铜层与线段交叉产生锐角
# F; y% y! w% P
. i9 Q( q8 h: @( U+ b# U2 I
8 }( |, X7 z/ I# U1 \0 P最小线对角度 线段交叉产生锐角
0 e6 k4 v) b% {6 v4 Y% Y 6 }+ g R4 j+ M: k; Q/ ]
Net Class-Class规则分配 很多用户担心我们在约束管理器中展示Net Class-Class规则的方法。我们收到的反馈是执行过程冗长、难以理解。我很高兴地宣布我们的约束管理器团队开发了一个选项，可以看到二维数组的规则分配。打开Spacing Domain – Net Class-Class工作表，即可看到新的“Cset assignment matrix”。 5 i r* X+ @& z8 ?6 i* u
- q- ]( G# ]. n! K! ^
$ ?$ n$ a B% t
6 H/ G" a) p" ~ f3 z
6 N7 ~ v# \* _% n6 z" K
欢迎您的评论！ 您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。4 K# O# |' x) M1 S7 y
/ k, z# n) j0 K: p. F$ P
$ w& ~* v: e6 a! D# V+ }7 ~, x
3 H( E1 _' G% w {; S( ~* ^6 Y8 W : P5 C& g5 N: I0 `
| 
/1 
发表于 2018-1-29 11:06
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
