谈谈四层板和33欧电阻

66869330

选用四层板不仅是电源和地的问题，高速数字电路对走线的阻抗有要求，二层板不好控
制阻抗。33欧电阻一般加在驱动器端，也是起阻抗匹配作用的；布线时要先布数据地址
5 H9 q& ^, |, U: c( y2 s  r# i# v线，和需要保证的高速线；
       在高频的时候，PCB板上的走线都要看成传输线。传输线有其特征阻抗，学过传
输线理论的都知道，当传输线上某处出现阻抗突变(不匹配)时，信号通过就会发生反射
，反射对原信号造成干扰，严重时就会影响电路的正常工作。采用四层板时，通常外层
* W+ |4 j  V* V% _. W- j! U走信号线，中间两层分别为电源和地平面，这样一方面隔离了两个信号层，更重要的是
+ o& J5 B: s( ?外层的走线与它们所靠近的平面形成称为“微带”(microstrip) 的传输线，它的阻抗比
& `* o$ g7 S: f较固定，而且可以计算。对于两层板就比较难以做到这样。这种传输线阻抗主要于走线
的宽度、到参考平面的距离、敷铜的厚度以及介电材料的特性有关，有许多现成的公式
和程序可供计算。
# Z2 @# H# H/ x% L4 d1 A2 n1 K     33欧电阻通常串连放在驱动的一端(其实不一定33欧，从几欧到五、六十欧都有，
视电路具体情况) ，其作用是与发送器的输出阻抗串连后与走线的阻抗匹配，使反射回
/ w) I# `+ v' Q7 Q$ }来(假设解收端阻抗没有匹配) 的信号不会再次反射回去(吸收掉)，这样接收端的信号就
不会受到影响。接收端也可以作匹配，例如采用电阻并联，但在数字系统比较少用，因
为比较麻烦，而且很多时候是一发多收，如地址总线，不如源端匹配易做。
     这里所说的高频，不一定是时钟频率很高的电路，是不是高频不止看频率，更重要
- H, [+ s5 I. f. f是看信号的上升下降时间。通常可以用上升(或下降) 时间估计电路的频率，一般取上升
) s! u" I- d, e' I, y% a' T# n时间倒数的一半，比如如果上升时间是1ns，那么它的倒数是1000MHz，也就是说在设计
! e: ^1 D4 V9 A: U4 l  C电路是要按500MHz的频带来考虑。有时候要故意减慢边缘时间，许多高速IC其驱动器的
0 U- }7 i2 z; V+ t# x输出斜率是可调的。
本文来自: DSP交流网(www.hellodsp.com) 详细出处参考：http://www.hellodsp.com/bbs/viewthread.php?tid=2848&extra=page%3D1

mark0908

以前在修東西時候
, J/ @: R: }- |( a7 S常看到液晶電視裏面RGB信號線有33歐姆的電阻
不過那時根本不知為什麽
- j$ [% H" L( i% e# S0 [. _! o感謝樓主同志的分享
7 L) e; L' Y0 }  `+ i0 V
2 a1 V( E" l( W6 F0 f" e, D# J( z提一個小小的建議:

; w( t+ ?1 o0 R1 希望樓主能結合一些事例進行講解(ALLEN常這樣)
; }* i1 W( D  d3 q; {
! N, F/ Q4 Q$ K3 r# U2 圖文結合 易於理解
1 D- U5 }+ h- q, P) \
3 文字之間,一定間隔,方便閱讀
4 U7 y2 S6 e3 A. G/ n/ i# c
4 如果樓主已理解所發貼的內容,不妨以自己所理解的話總結後貼出來 ... (怕自己理解可能有誤的話亦可再附上原文以作對比)
  c) [+ H1 I; B. h& K
) ^' p: U$ t# [: H! |作為一個讀貼人希望讀到一些吸引自己,講解生動的好貼,非一片黑乎乎的字.
* n' V) j7 q. S7 `3 C9 t1 @$ \
非對樓主攻擊(吾乃中華軍壇的人所以很F的)
請樓主理解
1 q7 M, n$ f5 o4 k8 `最後謝謝樓主的熱心

[ 本帖最后由 mark0908 于 2008-6-16 08:31 编辑 ]

Eric213

"更重要的是外层的走线与它们所靠近的平面形成称为“微带”(microstrip) 的传输线，它的阻抗比
较固定，而且可以计算"
" C  M' [# \, W0 E然后呢 计算出来之后干什么？跟33ohm有什么关系啊？

yangjijun

有道理

henry-wang

不错,这个帖子值得收藏来看

Juger

2楼如果能用简体中文发表意见就更好了

aspire132

这里所说的高频，不一定是时钟频率很高的电路，是不是高频不止看频率，更重要
是看信号的上升下降时间。通常可以用上升(或下降) 时间估计电路的频率，一般取
2 a+ `, h) e( X0 E" `1 ?- z时间倒数的一半，比如如果上升时间是1ns，那么它的倒数是1000MHz，也就是
* M* j1 z9 h5 I5 R& L/ l1 p. h7 ?说在设计电路是要按500MHz的频带来考虑。有时候要故意减慢边缘时间，许多高
速IC其驱动器的

這句話完全可以了解，可是還是不知道在一個線路中我要怎麼樣去找這樣的一個信
號呢?要依據什麼去找呢? 可否煩請舉個實例??

lidean

33欧电阻通常串连放在驱动的一端(其实不一定33欧，从几欧到五、六十欧都有，视电路具体情况) ，其作用是与发送器的输出阻抗串连后与走线的阻抗匹配，使反射回来(假设解收端阻抗没有匹配) 的信号不会再次反射回去(吸收掉)，这样接收端的信号就不会受到影响。接收端也可以作匹配，例如采用电阻并联。
0 Q" k& C, p. H; `; m% W-------------------------------------------
7 [: N7 ]1 |5 X$ h' C匹配电阻视电路具体情况选择，请问下究竟该怎么选择呢？另外阻抗匹配为什么可以吸收掉反射信号啊