EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 alexwang 于 2018-7-2 14:52 编辑
; N! o/ _* G/ C& O3 L% L5 F) [' G0 Y* S
测量时钟时Period Jitter、Cycle-Cycle 与 TIE这三种方式该如何选择?
; F8 a7 s2 y( q: j+ y4 w: o3 s1 @0 D: A! t
最近遇到到时钟测量部分的问题,现实中的时钟会有Jitter的问题,包括Random jitter和deterministic Jitter,而在deterministic jitter下面有一部分是由于时钟周期不稳定引起的jitter,姑且称之为PeriodJitter。 & j$ t. k6 ~, y7 Q6 l
而对这部分Jitter的测量有三种标准测试,Period Jitter、Cycle-Cycle and TIE,下方图片是这三种测量方式的定义,问题就是这三种方式该如何选择。换言之,这三种方式分别适用于什么情况。
& L- e$ z; \5 M$ ?( c9 W4 x! o7 {0 H6 ]1 j
$ K; g7 \; C& [/ a: {+ i
首先指出题主的一个错误,就是deterministic jitter下分解到是周期性抖动即periodic jitter,而不是periodjitter,period jitter是实际时钟总抖动的一种表示方式。下面看一张图(画工较为随意)
; u7 S( e* |0 G* t8 ^- y2 h0 i9 b
. n4 i: e) l' C1 x" x任何一个时钟信号不可能是理想的,受到干扰和随机噪声影响,实际周期总会变化,上图给出了一个示意图(仅考虑上升沿的偏差,对于RGMII和DDR这种双边沿采样的系统,下降沿也要考虑)
7 b9 q6 z! ?! ?* M
: v' ` N/ G: B- F! D5 b7 {时钟的总抖动(total jitter)有3种统计方式 / S( J# t) t9 Y5 v- ?
1.时间间隔误差(TIE jitter) 即统计,每一个实际时钟的边沿与理想时钟的边沿之间的偏差(考虑正偏还是负偏)" m0 ]' o9 V1 p
TIE jitter实际上是Period jitter累积的结果 5 |. d! {2 X# k% M6 X
2.周期抖动(Period jitter) 即统计,每一个实际时钟的周期(也就是上升沿到上升沿)与理想时钟周期之间的偏差。8 n+ t/ P: ~1 N# G+ y/ j1 G( `3 Z: B
也就是Period jitter = T1- T,实际也就是TIE2-TIE1
$ o$ o' P, c; \; e: M8 e也就是说,在数学上,Period jitter是TIE jitter的差分
/ b+ i# }+ x8 d3.相邻周期抖动(Cycle to Cycle jitter) 即统计,实际时钟的当前周期与实际时钟的上一个周期之间的偏差
, j/ U% U& x- }0 h也就是Cycle to Cycle jitter = T2 -T1# r: I2 _% n4 u/ w: I! G- I2 r
也就是说,在数学上,Cycle to Cycle jitter 是Period jitter的差分0 ?; P& F3 M' G& a( ?9 u; C; z/ Q
6 |8 @: _% J" C3 t9 c6 \, y V
一般高速示波器测量时钟的时候都会统计3种时钟的总抖动。这三种抖动都是描述时钟的总抖动,有点像位移、速度、加速度的关系(都是描述物体的运动),应用的场合不太一样。下面举例说明一下。' Y) Y& _6 w. h: \2 {# A
L) P; Y" s+ x" O( U2 L3 d1 P/ m) W
Period Jitter
2 e' j/ U* D8 t5 {高速并行数据通信系统,通常发送端会在时钟上升沿的时候向发送数据,然后将时钟加一个固定延时后发送给接收端(或接收端内部加延时),接收端在时钟上升沿采样数据。 数据的发送和采样用的是时钟的同一个边沿,是对齐的,每个数据的持续时间就是实际时钟的当前周期,采样的时序关系(建立时间与保持时间)只受实际时钟的当前周期影响。上一次的周期偏差(Period jitter)不会影响到这一次的时序关系,既不会存在Period jitter的累积,即无需关注TIE抖动。 2 ]3 M B+ s6 c4 {8 J
TIE Jitter, R. f/ _7 ~- |
在高速串行数据通信,一般都是嵌入式时钟系统,即不单独提供时钟信号,接收端通过CDR从数据中恢复出时钟用于采样。发送端发送数据的时候,根据自己的参考时钟的边沿,连续不断的发送数据。接收端恢复出时钟后,利用该时钟采样连续不断的数据,当前时钟边沿与当前数据边沿要满足一定的时序关系。由于恢复时钟的机制,数据发送和采样做不到用同一个时钟边沿,那么时序关系就受每一次的周期偏差的影响,既存在Period jitter的累积,需要关注TIE抖动。6 u% I* V$ V0 x% r' }) O1 {
当然TIE会影响CDR和PLL的工作。
' d( c- n2 s7 L( ~ ~; A
D9 O) j, f0 ^- r3 ?, R/ HCycle to Cycle Jitter
9 ]- [5 D4 _# r6 g. u& x, w8 s; _% ^在扩频通信等需要扩频时钟(spread spectrum clock)的应用,由于频率本身就是变的,那么统计出的PeriodJitter就会很大不足已体现稳定性,这时统计Cycle to Cycle Jitter就有意义了。
; G9 A1 g& i3 I9 f1 B- t8 i( M# e* ^8 C. { g
以上算是时域的分析
9 ^+ a1 z: `# J P) i: P——————————————————
& w: h4 N, ~7 b I, S, u统计域分析( o* q0 O& u; M
题主所说的total jitter可以分解为Random jitter和Deterministic Jitter,这是通过统计分析做出的。0 f! P2 n- V, G
有空再补充
' o' A8 e# W d; ~——————————————————
& @+ n. j, U# X7 ]频域分析
& {5 r6 u2 f. A1 D# a" }2 Y示波器统计的total jitter,通常会通过傅里叶变换给出jitter的频域分布,这有利于我们定位干扰来自与哪里,如何滤波。
; T& H8 ~$ D" S- [( ~7 M" N
" [/ A& T$ [3 R% y8 D$ R! J. u) h9 rJitter是时钟偏差的时域结果,而频域内就是相位噪声。Jitter就是相位噪声在频域的积分。/ u5 S% F/ h" o/ t# U3 o6 ^( Q
! A' P& P$ E) P" @& v相位噪声分析对PLL十分重要,这决定了PLL能否产生低抖动时钟。
! I3 m+ A, ?0 R( L1 @' [有空再补充。
/ p: k! R, B3 j9 v) y
, I% x2 R: x, c- K& i
4 {5 h. e# z4 [. p$ @: @: p$ N- P5 R8 Q) a. w* n
|