RF和DDR线阻抗控制问题

刘强 · 发表于 2012-12-27 13:57

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

我现有4层板的PCB，2.4G和5.8G是在顶层，同时DDR也有在顶层走线和底层走线。DDR线宽是5MIL.
而2.4G和5.8G都是12MIL。而DDR和RF处的线都需要50OHM阻抗控制。像这种情况一般该怎样处理
板厂才能做到呢。

海盗船长 · 发表于 2013-1-17 17:15

1.DDR的线参考GND02层不变。
2.RF线参考pwr03层，GND02层以三倍线宽挖空处理。
3.RF线最好圆弧走线，同时包地处理，在RF线的两边铜皮边缘处放一些GND过孔。
4.DDR的线不要跨分割，会影响信号质量的。

eeicciee · 发表于 2012-12-27 14:46

2.4G和5.8G隔层参考呀

Xuxingfu · 发表于 2012-12-28 15:11

应该是DDR隔层参考，那样线就不会太细，粗点加工相对误差小，容易受控。

eeicciee · 发表于 2012-12-28 15:58

Xuxingfu 发表于 2012-12-28 15:11 4 H+ p% _4 k6 G- Z
应该是DDR隔层参考，那样线就不会太细，粗点加工相对误差小，容易受控。

不会吧？？版主。我们公司都是射频线隔层参考的，尽量和焊盘大小差不多

Xuxingfu · 发表于 2012-12-28 16:03

eeicciee 发表于 2012-12-28 15:58
# ^; C0 G- s5 D% t, G7 F不会吧？？版主。我们公司都是射频线隔层参考的，尽量和焊盘大小差不多

没有统一结论，满足要求都可以。

刘强 · 发表于 2012-12-28 17:39

具体是怎么做呢，隔层参考是什么意思。

刘强 · 发表于 2012-12-28 18:00

是2.4G和5.8G以电源层为参考吗，将地层挖空吗。

血夜凤凰 · 发表于 2012-12-29 08:15

第1层用第三层做参考平面作为阻抗控制不一定是GND层那要看你一开始的叠层拓扑结构是什么如果你那一层是GND那就是GND 如果是SI 那还得水平与垂直交叉的这个又不一定的

sz168zqp · 发表于 2013-1-31 11:23

高手多啊！学习了

dhr8369 · 发表于 2013-2-22 14:35

RF线参考底层，底层的也参考底层；
DDR线参考GND或PWR层
用SI9000算过可行

yh521py · 发表于 2013-2-27 09:45

海盗船长发表于 2013-1-17 17:15 * b& b+ ` c* q" {/ f* F
1.DDR的线参考GND02层不变。# y X0 E: U5 A9 h7 Z
2.RF线参考pwr03层，GND02层以三倍线宽挖空处理。
2 Y1 U& _5 B1 E+ q% G8 Y3.RF线最好圆弧走线，同时 ...

赞同

yz_emily · 发表于 2013-6-18 17:37

海盗船长发表于 2013-1-17 17:15 ; v L( C9 h" {' A3 X7 @
1.DDR的线参考GND02层不变。7 y! \' m: J1 F1 b" N3 j
2.RF线参考pwr03层，GND02层以三倍线宽挖空处理。2 I& p0 {" P- Q( k+ i
3.RF线最好圆弧走线，同时 ...

这个很专业

hidy · 发表于 2013-6-26 11:48

kenhzh0 · 发表于 2013-7-8 13:06

很简单，DDR走线注重等长，不注重阻抗，RF注重阻抗。

		自动登录	找回密码
密码			注册

RF和DDR线阻抗控制问题

EDA365欢迎您！

点评

推荐内容 /1