TLV62130降压DCDC使用求助

lfljiang

9 y+ I; S$ F+ V: v3 s0 R% F; d& w7 W
1 @/ ^$ T& O+ r, n

最近有一个项目需要用到输出5V/3A的DCDC，于是选了一款：TLV62130，虽然看了规格书(见附件)，但是有几个引脚功能还没搞明白，大家了解的能否指点一下，万分感激！谢谢！

不明白的引脚：

1. PG      对于PG引脚，规格书有推荐接 low，也推荐接 high，请问这有什么不同 ？ 实际使用接high还是low好？         

2. DEF    看不懂该引脚功能

3. VOS    一样看不懂该引脚功能

* P- ^- k, k$ a6 o7 U

4. UVLO    这是个什么功能？ 芯片内部的

) L7 f0 @0 k8 ~, @

8 ~1 `3 A. Z2 X, C- C; H

, u# M  ], P5 D+ F- J7 a
! b( E8 d' H1 U- A

yhg-cad

UVLO  规格书上有写的啊，最低输入电压。应该 就是最低启动电压吧

Aubrey

PG: 即DC/DC常见的Power Good信号，是输出电压检测信号，开漏（open-drain）所以要上拉，电压输出异常时被拉低。
* c" y, d9 _. `" y( b9 cDEF脚：规格书上说了，选择正常电压输出你就把该脚接地，选择正常电压5%范围就拉高它。一般接GND。
/ Z8 k) O" {3 V* D% g2 [8 LVOS：即Output Voltage Sense，环路控制的一部分，按参考图纸接。
! B$ \# \" K0 H+ }1 ZUVLO:Under Voltage Lock Out ，低电压锁定。是供电电压低于IC的开启门限电压时的一种保护模式，具体是UVLO的迟滞功能来减少IC激活频率。
9 t- ?' g! O% q8 Y

AD9_PCB

1、PG是电源电压好坏状态指示脚，内部开漏模式，需外加上拉电阻。上拉电阻之后高电平标示输出电压正常，低电平标示输出电压不正常。

AD9_PCB

1、PG是电源电压好坏状态指示脚，内部开漏模式，需外加上拉电阻。上拉电阻之后高电平标示输出电压正常，低电平标示输出电压不正常。
3 H4 y! N7 w  S8 I2、DEF 标示输出电压精度，将此脚拉低，输出精度高，拉高，输出精度+-5%
9 l; m# f  O9 a7 v' m8 j3、VOS 表示输出电压探测脚，探测输出电压同时对内部电路补偿校准。
4、UVLO 术语：under voltage lock out 低压锁存输出。就是输入欠压保护。

weizai9212

楼上两位正解。

wendell

帮顶一下

yitong7601

哪个正常的人能崇拜一只蟑螂呢?

huang8weijie

帮顶一下