请教大家一个关于Protel 设计规则的问题

huabuaa

我画完原理图后，生成网络表，在PCB中导入网络表布局的时候发现这样的问题：两个器件分别放在底层和顶层，但是要重叠放，这样为什么显示绿色的呢？并且进行DRC检查是出现这样的错误：
Violation         Net P1.1   is broken into 2 sub-nets. Routed To 0.00%
     Subnet : JP3-8   
     Subnet : U1-2     
   Violation         Net P1.0   is broken into 2 sub-nets. Routed To 0.00%
" E0 T0 P$ Y4 A: M: X; @     Subnet : JP3-7   
     Subnet : U1-1     
, g1 u$ K# C2 x, [: [5 x   Violation         Net P0.4   is broken into 2 sub-nets. Routed To 0.00%
     Subnet : JP2-10   
. n8 ?! _- k+ l8 E+ A     Subnet : U1-35   
   Violation         Net P0.3   is broken into 2 sub-nets. Routed To 0.00%
     Subnet : JP2-8   
, ^) X+ J3 k8 O     Subnet : U1-36   
3 g  _6 X: g. T( f   Violation         Net P0.2   is broken into 2 sub-nets. Routed To 0.00%
     Subnet : JP2-6   
     Subnet : U1-37   
   Violation         Net P0.1   is broken into 2 sub-nets. Routed To 0.00%
5 U) r6 e6 L- x! C# m' O' x     Subnet : JP2-4   
3 d5 m, A# }1 d& q2 c0 Q     Subnet : U1-38   
1 x+ ^& v) [% }   Violation         Net P0.0   is broken into 2 sub-nets. Routed To 0.00%
0 Y+ A6 ]. u% a; @/ R7 ?" c     Subnet : JP2-2   
     Subnet : U1-39   
   Violation         Net NetY1_2   is broken into 3 sub-nets. Routed To 0.00%
     Subnet : U1-18   
     Subnet : Y1-2  
请问这是什么原因啊？需要进行什么设置？谢谢！
图片在附图中：
& b% J! V5 p, |Y1,SW5,SW6,U1在底层，u1在底层，这样画为什么会出现绿色呢？请不吝赐教，谢谢！

yihafewu

问题1：你的某网络被分成了两部分（好奇怪哦，怎么都是两部分）
' W) t1 y* ^% \0 ^! u& N       也即，该网络有个引脚没被连上！
; j( _1 d1 c& @' p; M2 P" {) ]! z问题2：你的元件怎么能重叠放呢！有安全间距的呀！！

lhhuan

Violation         Net P1.1   is broken into 2 sub-nets. Routed To 0.00%
0 z. b  e' W  V1 X    Subnet : JP3-8   
    Subnet : U1-2     
诸如之类的错误是因为还没有布线

在design rules设置中找到component clearance 去掉对号，即在规则检查时不对它进行检查即可在顶底层同一位置放置元件

yihafewu

原帖由 lhhuan 于 2008-12-1 10:21 发表
) J3 w; f: X8 Y' BViolation         Net P1.1   is broken into 2 sub-nets. Routed To 0.00%
" R8 }; N4 E% i    Subnet : JP3-8   
    Subnet : U1-2     
* l. o1 p5 n8 q诸如之类的错误是因为还没有布线

在design rules设置中找到component clearance 去 ...

你的第一点我同意，但是第二点“在design rules设置中找到component clearance 去 ... ”我不同意：
如他上传的图，几个器件都是直插式的，当然不允许重叠在一起，否则板做出来后怎么焊接？

zgq800712

Violation         Net P1.0   is broken into 2 sub-nets. Routed To 0.00%EDA365论坛网站|PCB论坛|PCB layout论坛|SI仿真技术论坛8 w* A: s, O5 t: G' k. `9 B* q
, {9 h" H( E/ T5 O: W% D2 O+ s! ~  这个意思是P1.0网络 被分割成2个子网络，（表达能力有限） ，就是P1.0网络上有2个节点没有布线，即2个焊盘过孔没有连上； 布线率0.00% 即根本没有布线；

下面是 AD7的 未布线检查

Un-Routed Net Constraint: Net SCL
is broken into 2 sub-nets. Routed To 50.00%
Subnet : R5-1
Subnet : IC2-6 IC3-25


  J! b/ O3 @. Z/ C; h2 q+ _
' E) d  v/ U0 b
去掉   component clearance    就是去掉元件间距检查；比如要在你的单片机下放元件可以去掉，但是有高度限制，比如你在单片机下放个继电器，继电器很高，你单片机还能焊上去吗？除非你的芯片插座比继电器还高
: X0 J2 I8 b, ^7 E
- p' q; I: B1 R  W, ]. c- x( D[ 本帖最后由 zgq800712 于 2008-12-2 09:12 编辑 ]

neo_guan

你的第一点我同意，但是第二点“在design rules设置中找到component clearance 去 ... ”我不同意：
9 m6 g4 O  N. n) r' ~如他上传的图，几个器件都是直插式的，当然不允许重叠在一起，否则板做出来后怎么焊接？
yihafewu 发表于 2008-12-1 10:35

我同意，上图中都是直插式元件，不是smd元件，不能重叠放。

RYAN505

再補充一下：
7 [( ]4 b& Z9 n( Q) ]0 r問題1：
Violation         Net P0.4   is broken into 2 sub-nets. Routed To 0.00%EDA365论坛网6 r: e9 C. `6 B. h1 j4 k. D
     Subnet : JP2-10   
2 o( @0 g/ B; ~( s2 |  b: {5 S- O5 IEDA365论坛网站|PCB论坛|PCB layout论坛|SI仿真技术论坛     Subnet : U1-35   
# ^: W+ T4 e& [* T9 k含義就是該網絡有兩個PIN腳未連接上
3 j9 Q' m5 U% y& g, i1 X* e" l; k問題2：
1 E0 t: z% u$ o1 N" t* x1 Y7 U為什麽貼片元件沒有這種問題呢？反而是直插方式出現安全間距問題呢，主要是因為，BOTTOM面元件的零件孔有深入到TOP面元件U1的元件範疇之內了，而這剛好違背RULES的，所以不是不可以放，只是我們的軟體是人為地設置的，它也就很忠誠地維護的職責罷了，^_^！

jimmy

可以重叠放。

U1是用了IC座，上面的IC可以插下来。
! X. @% x4 ^% k3 B
1 J* {7 u% x, S估计LZ是因为想省下成本。有创意。

zhenglu2030

应该是在印制板绘制界面的rules中好像后数第二还是第三个选项卡里，把检查设为多层，不要QUICK就OK了