关于FPGA芯片引脚的问题

yanyeh89

单片机配置引脚的时候有与之有相对应的寄存器相对应，FPGA芯片怎么配置引脚？怎么配置成输入输出，我看了很多的数据手册都没有找到怎么配置引脚？还请诸位大侠不吝赐教啊，谢谢啊,

gusumurong

不用专门配置成输入或输入。
只要在ASSIGNMENT里，将输入或输入信号分配到不同的IO管脚上，就OK了
" U) M* N  {( J4 ?6 B# J2 e' h

zgq800712

基本来说FPGA有专用输入时钟引脚，这个一般只是做外部时钟输入引脚用，专门引脚时钟偏移很小。
IO口多可以设置成输入输出
- T8 Y  L7 I; s# ~6 `- `5 o% P

; r, k) C7 A! [看下面一个例子：
# }$ n4 q1 @& O0 g3 X
+ z2 {$ L4 k4 z# Q2 b1 emodule fuck1（a,b,c）;
input a,b;
6 U  P. ?% r$ R5 {3 s4 coutput c;
assign c = a && b;
endmodule
+ u. t- ~& t2 o6 V* G
# ~6 c8 G% f2 Q- O- w
6 @7 K$ X% B% S& ^1 X, R注意 input 就是输入引脚a， output就是输出引脚c、

. R$ T8 c- T3 [6 b+ o; j* q输入输出取决于 描述语言

yanyeh89

zgq800712 发表于 2013-5-27 15:30
基本来说FPGA有专用输入时钟引脚，这个一般只是做外部时钟输入引脚用，专门引脚时钟偏移很小。
# I( E0 s/ ]! }- j; o/ \IO口多可以 ...

那可以这样理解,,,,FPGA的端口没有寄存器与之相对应，其端口寄存器可以随机分配！！！！

zgq800712

yanyeh89 发表于 2013-5-28 22:33
那可以这样理解,,,,FPGA的端口没有寄存器与之相对应，其端口寄存器可以随机分配！！！！

4 g1 e9 U, [) ~* p可以，普通IO口多是这样用.
有些系列的比如专用时钟输入GCLK在分配管脚的时候分配为输出的时候有提示只能作为输入。
还有一些是专门PLL输出的，如果你要PLL输出从这组输出，延时偏移最小，当然不用这个功能，管脚说明是User IO的话，那一般IO多可以走的。

$ r  F: a6 |+ k& R' ]9 z/ A! \9 T总之FPGA的IO可以随意排列，这样很利于走线顺畅和优化。

yanyeh89

zgq800712 发表于 2013-5-29 09:00
% o. t5 D3 o" V0 X( z" w. l可以，普通IO口多是这样用.
7 E# m& {3 U- k有些系列的比如专用时钟输入GCLK在分配管脚的时候分配为输出的时候有提示只能 ...

3 [5 D6 V1 A7 @" f1 q我知道了。谢谢啊