电巢直播8月计划

EDA365电子工程师网»技术社区 › 电子技术社区 › FPGA/ASIC/CPLD论坛 › xilinx 7系列高速数据接收

发新帖

查看: 826|回复: 3

上一主题

下一主题

xilinx 7系列高速数据接收

9 主题	71 帖子	709 积分

三级会员(30)

Rank: 3 Rank: 3 Rank: 3

积分: 709

发消息

电梯直达

跳转到指定楼层

1^#

发表于 2014-5-6 20:01 | 只看该作者回帖奖励

回帖奖励

|倒序浏览 |阅读模式

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由飞雪逐青于 2014-5-7 08:27 编辑

xilinx k7 一个 selectio ip 最大只能接收16bits 的数据，ADC输出32bits 高速数据但是只有1路时钟，此时需要两个selectio ip，是否一定需要在在板子上对时钟进行分路？FPGA内部有没有解决方案？

分享到: QQ好友和群 QQ空间 腾讯微博 腾讯朋友 微信

收藏0 支持！0 反对！0

下载资料威望不够？点击查看获取威望的N种方法>>

回复

EDA365微信号及QQ群号！

4 主题	43 帖子	913 积分

三级会员(30)

Rank: 3 Rank: 3 Rank: 3

积分: 913

发消息

2^#

发表于 2014-5-8 10:11 | 只看该作者

FPGA上可以对时钟做处理，但是那样一来时钟就跟数据不同步了，代价岂不是更大?

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

4 主题	43 帖子	913 积分

三级会员(30)

Rank: 3 Rank: 3 Rank: 3

积分: 913

发消息

3^#

发表于 2014-5-9 08:27 | 只看该作者

还有一种解决方案，就是在两个ip外面做一个wrapper，引一个时钟进来，在wrapper里面分路送给两个ip。这应该是最简单的，没有增加太多额外的逻辑。

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

9 主题	71 帖子	709 积分

三级会员(30)

Rank: 3 Rank: 3 Rank: 3

积分: 709

发消息

4^#

楼主| 发表于 2014-5-10 12:59 | 只看该作者

lvsy 发表于 2014-5-9 08:27' K* e, q! Z R3 N% k. P, G
还有一种解决方案，就是在两个ip外面做一个wrapper，引一个时钟进来，在wrapper里面分路送给两个ip。这应该 ...

多谢，再研究研究！

下载资料威望不够？点击查看获取威望的N种方法>>

回复支持反对

发新帖

推荐内容 /1

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-24 01:52 , Processed in 0.056913 second(s), 32 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表