Quartus 软件中的Shift Register（RAM_based）仿真总不正确

[复制链接]

fengzhikuaikuai

1 主题	296 帖子	2942 积分

四级会员(40)

Rank: 4 Rank: 4 Rank: 4 Rank: 4

积分: 2942

发消息

电梯直达

1^#

发表于 2014-5-5 20:04 | 只看该作者回帖奖励

|倒序浏览 |阅读模式

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

module shift_reg(clk,clken,data_in,data_out);
input clk;
input  clken;
input  [7:0] data_in;
output [7:0]  data_out;

/*always @(posedge clk)
begin
  data_cnt=data_cnt+8'd1;
  end*/


shift1  u1(
         .clock(clk),
.clken(clken),
.shiftin(data_cnt),
.shiftout(data_out));
endmodule

测试程序：
initial
begin
clk=0;
data_in=8'b0;
clken=1'b0;
end

always #10 clk=~clk;
initial
begin
#100 clken=1'b1;
#200 clken=1'b0;
#100 clken=1'b1;
#200 clken=1'b0;
#100 clken=1'b1;
#200 clken=1'b0;
#100 clken=1'b1;
#200 clken=1'b0;
#100 clken=1'b1;
#200 clken=1'b0;
#100 clken=1'b1;
end
always @(posedge clk)
begin
  if(clken)
data_in=data_in+1'b1;
end
endmodule

modelsim-ase编译正确，仿真时出错
# ** Error: (vsim-10000) F:/Quartus11.0_exercise/quartus_exercise/shift_reg_ram_based/shift1.v(69): Unresolved defparam reference to 'intended_device_family' in ALTSHIFT_TAPS_component.intended_device_family.
#       Region: /shift_reg_vlg_tst/i1/u1
# Error loading design

有哪位大神做过这个库函数的仿真，求解答！！！