单片DDR3L是否需要做端接？

dqwuf2008

单片DDR3L的地址线和控制线是否需要做端接，上拉至VTT？
" v% J" F9 h. k  c! R" f. I  _如果不用端接的话，地址线和控制线是否可以通过源端串电阻来满足信号完整性来实现？
3 T- E4 U  z% Q9 u% T, T, Y2 \

bluskly

我记得以前设计我们好像都是对控制线 地址线做端接上拉到VTT的

dqwuf2008

bluskly 发表于 2018-2-10 16:47
我记得以前设计我们好像都是对控制线 地址线做端接上拉到VTT的

单片DDR3也是做上拉到VTT的端接吗？
" }! B' X8 @) m: ?& i$ Y9 n4 c! x2 X

dahai1221

学习

mening

不需要，千万不要端接

dqwuf2008

mening 发表于 2018-2-24 11:23
: `8 p6 {6 P" K9 T不需要，千万不要端接

1 ]4 Z* M7 s3 ~$ f& g- Z为啥？之前遇到过问题吗？
$ {0 U1 @  R$ g

超級狗

看你是用 Tree 或是 Fly-By 的架構
" c$ l0 Q, C. P0 u* `, C  F; H. m

dqwuf2008

超級狗 发表于 2018-2-24 21:53
看你是用 Tree 或是 Fly-By 的架構

老大，我说的是单片的DDR3L，因此不存在什么fly-by和T型拓扑结构了，并且是工业场合应用，对可靠性要求比较高，我感觉还是用终端上拉到VTT的这种端接模式要好一些
9 @. y3 J4 L' E

lazybear

目前我们的DDR3一般都Adress/Control是不需要上拉了，工作都正常。但是这应该与各个主CPU的要求有关。

dqwuf2008

lazybear 发表于 2018-2-26 15:17
- H% E  j  O% ?; l目前我们的DDR3一般都Adress/Control是不需要上拉了，工作都正常。但是这应该与各个主CPU的要求有关。

你们用的几片DDR3？时钟频率跑到了多少？

下雨天睡觉

单片不需要，应用求稳妥的话可以把ODT打开。我们之前用DDR3和DDR3L都没有做端接，而且也都通过的chamber的高温低压（高温80度，低压1.425V）测试。DDR工作是否稳定还是得看你的走线或者说DDR参数是否合理。

爱上南国的秋

我觉得单片点对点的话可以用源端串阻来阻抗匹配啊，可以仿真看结果，但是仅限理论，没实际项目经验。