pads中PCB元件重叠为何有时候会报错，有时不会？

qinghuiguyun

    使用PADS LAYOUT设计PCB时，其中一块PCB把元件重叠在一起，最后设计检验的时候不会报错；但在另一块PCB设计文件中，元件重叠在一起，最后设计检验却会报错，不知道是怎么回事
/ e& U3 c* {9 s! `3 }) n: L/ F* H    两份文件设计规则完全相同，叠层相同，option设置相同；

心旅途

是不是验证设计里面的安全间距设置里面一个设了检查元件和元件之间的距离，一个没有设置