用AD6能否完成166MHZ的DDR设计

knight150 · 发表于 2011-8-17 19:12

您需要登录才可以下载或查看，没有帐号？注册

x

不做仿真可以吗？？
主要是没有过高速电路设计的经验，原理图用AD6已经画好了，还有封装。

youjinwei2010 · 发表于 2011-8-18 10:52

可以的,看我做的DDR3布线,

elm99 · 发表于 2011-8-18 12:26

一切皆有可能

knight150 · 发表于 2011-8-18 15:38

youjinwei2010 发表于 2011-8-18 10:52
% M: X9 c4 u. s* }可以的,看我做的DDR3布线,

初次设计，不做仿真可以吗，
主要要注意些什么？？

jimmy · 发表于 2011-8-18 16:14

1,等长2,间距,3完整的参考平面,4,单端50,差分100

youjinwei2010 · 发表于 2011-8-19 10:58

看来都是高手

knight150 · 发表于 2011-8-19 16:43

jimmy 发表于 2011-8-18 16:14 2 \" F: `& x, j+ f( F$ { [
1,等长2,间距,3完整的参考平面,4,单端50,差分100

问句有点外行的话，单端50差分100具体如何做到，
主要因为没做过高速电路的设计

manuel_1 · 发表于 2011-9-5 10:32

1,等长2,间距,3完整的参考平面,4,单端50,差分100?
能不能说得具体一点

tzwhzf · 发表于 2011-9-5 10:55

manuel_1 发表于 2011-9-5 10:32 # B. }* ^- @2 I5 m4 r/ m
1,等长2,间距,3完整的参考平面,4,单端50,差分100?
9 F7 m- ?2 c7 D+ e; b( O/ M能不能说得具体一点

按照DDR的登场规则等长，最好线宽间距是3W，所有和DDR相关的走线(data+ctl+addr)的参考平面一定要保持完整；
具体单端50差分100自己再去查查资料吧，不要啥都问。

knight150 · 发表于 2011-9-7 15:25

tzwhzf 发表于 2011-9-5 10:55
; I; h" [. E" a: L1 m按照DDR的登场规则等长，最好线宽间距是3W，所有和DDR相关的走线(data+ctl+addr)的参考平面一定要保持完整 ...

你回复的时候我已经查完资料
不过还是十分感谢

2009zhaoqf · 发表于 2017-1-17 13:37

		自动登录	找回密码
密码			注册

推荐内容 /1