找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 314|回复: 9
打印 上一主题 下一主题

Unable to find padstack 'LVIA-0.1/0.25' for via range 9 to 10.

[复制链接]

4

主题

12

帖子

107

积分

二级会员(20)

Rank: 2Rank: 2

积分
107
跳转到指定楼层
1#
发表于 2017-3-20 22:09 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 liuyidao 于 2017-3-20 22:12 编辑 7 B1 }( o) L5 Y  `/ u( N
9 E* Z* `- `, Y- Z: ]- [( C: u0 Y
expedition pcb用着时,电脑死机,然后强制关机,再开机,pcb打不开了,原理图可以正常打开2 P4 V; Z9 `+ U. u- o
大家有没有碰到过这个问题
4 p8 }0 M. F- F/ f0 e* W6 _2 ]6 f, ^
0 \0 f1 J7 W1 ~+ O. SError: Unable to find padstack 'LVIA-0.1/0.25' for via range 9 to 10.
% Y; F9 ?3 e8 QError: Unable to load design (文件路径\工程文件夹名\PCB\Work\Layout_Temp\LayoutDB.lyt). Padstack missing from Padstack partition. No padstack called "LVIA-0.1/0.25" defined for via layer range 9 - 10
$ D2 Q% [2 M2 q7 \1 k8 i9 k/ u如何解决,谢谢0 O6 ^! K( G. g6 j
以下方法已经试过,但无效
) I' O) s0 e* w+ ~+ O$ ~8 TLook under All programs for the Mentor Graphics SDD - System Tool - iCDB Project Backup program.
5 @3 K/ n$ w2 h( s, xSelect the Project file and click OK.$ |& A& I' ?$ b
Under Project you have Clean Up, Create support package and Repair.
* }: ], E" x* p, R 4 c7 f2 F$ ]& Y* x* z8 W4 l. m- O6 e
You can try to Clean Up or Repair the project.; F9 |; d7 A; O/ b: x) M- a
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!
ray 该用户已被删除
推荐
发表于 2017-3-21 11:06 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

73

主题

634

帖子

4245

积分

五级会员(50)

Rank: 5

积分
4245
2#
发表于 2017-3-21 10:37 | 只看该作者
repair and restore

2

主题

249

帖子

1305

积分

认证会员B类

Rank: 25

积分
1305
4#
发表于 2017-3-21 15:41 | 只看该作者
ray版主回答正解!

4

主题

12

帖子

107

积分

二级会员(20)

Rank: 2Rank: 2

积分
107
5#
 楼主| 发表于 2017-3-22 07:46 来自手机 | 只看该作者
ray 发表于 2017-3-21 11:06, v1 _6 U' Q0 x( _; D. C5 A. s/ |$ |
出现类似Error: Unable to find padstack 'LVIA-0.1/0.25' for via range 9 to 10,一般都是由于原理图 ...

2 [/ F# w' B1 J$ a1 k. o( [$ u感谢大侠。我复制一个电路工程到新建文件夹,该工程打不开,然后用原工程中的icdb覆盖,可以打开新工程,但是新建pcb时,出现如图提示,对应pcb文件不存在,关掉后没法新建。不知该怎么解决,谢谢。

IMG_20170322_073940.jpg (21.39 KB, 下载次数: 0)

IMG_20170322_073940.jpg

点评

ray
出现这个问题是因为原来的工程对PCB路径有定义了,所以需要楼主用文本打开XXX.prj工程配置文件,到关键词:KEY PCBDesignPath “XXX” 将“”XXXX “”里面留空,即:“”,修改后如下图所示: [attachimg]  详情 回复 发表于 2017-3-22 15:15
ray 该用户已被删除
6#
发表于 2017-3-22 15:15 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

4

主题

12

帖子

107

积分

二级会员(20)

Rank: 2Rank: 2

积分
107
7#
 楼主| 发表于 2017-3-23 22:28 | 只看该作者
ray 发表于 2017-3-22 15:15" `1 i: i, l- S
出现这个问题是因为原来的工程对PCB路径有定义了,所以需要楼主用文本打开XXX.prj工程配置文件,到关 ...
: p0 I  W. A' {3 N# H5 ~4 e: F
按照您的方法,问题解决了,非常感谢

点评

ray
别客气。  详情 回复 发表于 2017-3-24 08:42
ray 该用户已被删除
8#
发表于 2017-3-24 08:42 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

51

主题

228

帖子

878

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
878
9#
发表于 2017-3-28 10:22 | 只看该作者
这算比较普遍的现象,特别对于专业做PCB设计的来说,经常由于原理图的叠层数据比较旧,自己都要在另一个工程下先更新网表,然后自己手动更新最新的叠层。

2

主题

50

帖子

202

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
202
10#
发表于 2017-8-17 12:13 | 只看该作者
ray 发表于 2017-3-21 11:06! J8 a# z$ I1 ]0 o; ]" U" p) ^
出现类似Error: Unable to find padstack 'LVIA-0.1/0.25' for via range 9 to 10,一般都是由于原理图 ...
( p( r& W7 H, T8 o- X
原理图软件是capture的话这种方式好像不太行啊,或者是因为加密的原因导致的?
/ e2 S$ g+ E' C  J6 [, @' e
1 a/ b( P; G' ]" w# l% z! r8 k
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-9-19 10:00 , Processed in 0.094492 second(s), 48 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表