verilog编码规范

zhoumi

verilog编码规范,该文章主要从8个方面，来阐述对verilog的编码规范的要求。并且每一条规范都有相应的等级。 这8个方面主要是：
4 d+ l7 L% @4 \5 P1 l% O$ ]    1，命名规范；
6 b$ }1 f8 v1 b- }( C3 c7 z7 c2 M' A    2，文件头规范；
    3，注释规范；
    4，编码风格；
# E/ d7 z! U5 ^% u3 U$ m! ]: `* A    5，DFT要求；
/ |8 M5 S" j: f7 M  p% [- Y  O    6，仿真要求；
9 X0 g3 ^: t, x7 m    7，STA要求；
- ~; F* S6 i3 Q. L6 x    8，综合要求；
. n5 y8 \6 ~/ R; e6 g8 A" Y    好的编码规范不仅能增加代码的整洁、可读性；更能够减少bug产生的可能性，以及对后期DFT，STA和综合都产生良好的影响。
2 W# `& p' i2 S

superhaima

规范很重要，需要关注

yhg-lee

支持楼主！谢谢分享！

njit_YW

谢谢分享