|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
现象一:这板子的PCB设计要求不高,就用细一点的线,自动布吧 Qj&uG7 s(
7 f& G7 R/ u% @( a. `m7^3]Ijc ' t- C9 u) @3 U: W1 R& ^: Y
点评:自动布线必然要占用更大的PCB面积,同时产生比手动布线多好多倍的过孔,在批量很大的产品中,PCB厂家降价所考虑的因素除了商务因素外,就是线宽和过孔数量,它们分别影响到PCB的成品率和钻头的消耗数量,节约了供应商的成本,也就给降价找到了理由。 r5pWP9C $ s# Q/ I6 q1 E. J
dH_{~&
) o) G, O }! e$ x! W8v%fz~!_=
1 h. ?7 O$ O0 `) [现象二:这些总线信号都用电阻拉一下,感觉放心些。 /'VHue/
l; p: J) J$ y- Q n8 d"_%ttcV % {- H- d2 b; C+ \1 b
点评:信号需要上下拉的原因很多,但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号,电流也就几十微安以下,但拉一个被驱动了的信号,其电流将达毫安级,现在的系统常常是地址数据各32位,可能还有244/245隔离后的总线及其它信号,都上拉的话,几瓦的功耗就耗在这些电阻上了。 6!Pp@'JpH
! a2 t0 n+ H0 f8 U/ _evYRxt * ?+ r; G4 ?; M8 W* a" H
&Z@HCS('a
/ u/ V. f$ Y" r! q1 H/ |8 G- I现象三:CPU和FPGA的这些不用的I/O口怎么处理呢?先让它空着吧,以后再说。 { p~ lGC
{& g# H5 J$ e1 F$ G) Z*XD4-EowJj
( T0 H6 ?5 S! B/ ]7 u8 k点评:不用的I/O口如果悬空的话,受外界的一点点干扰就可能成为反复振荡的输入信号了,而MOS器件的功耗基本取决于门电路的翻转次数。如果把它上拉的话,每个引脚也会有微安级的电流,所以最好的办法是设成输出(当然外面不能接其它有驱动的信号) 2B'H %K2iW
: ~/ R: H2 {% x4 M/ p5 p! FV+F3 0{#d
' \: j2 p# c. n( BstE\e/7?e0 : l" L6 k* ^$ p$ l, v1 J y
:H$N=|jY5
" L2 E' q# {3 t$ ]: ~- i现象四:这款FPGA还剩这么多门用不完,可尽情发挥吧 "KKGsN % n! o0 J# B2 j( Z
9r(Hyz'=h & U7 r( u+ p& ^) Q* q' l, q: z
点评:FGPA的功耗与被使用的触发器数量及其翻转次数成正比,所以同一型号的FPGA在不同电路不同时刻的功耗可能相差100倍。尽量减少高速翻转的触发器数量是降低FPGA功耗的根本方法。 a*+.#x ' `! L( S. L& [; y% G/ q
~4q{ @\f' 0 W2 H; B3 }/ c1 b7 j: i
%b$)H,5
7 x. M" d/ F3 l7 ]7 w6 Y1 Im{?ft: 8 U6 |# W1 ]: A+ Y6 g9 i! N' v
现象五:这些小芯片的功耗都很低,不用考虑 Q "rf
5 u; B e9 {, ~7 g$ J( f: |<&uJUFT ! p! a# p. A u3 S7 M2 c
点评:对于内部不太复杂的芯片功耗是很难确定的,它主要由引脚上的电流确定,一个ABT16244,没有负载的话耗电大概不到1毫安,但它的指标是每个脚可驱动60毫安的负载(如匹配几十欧姆的电阻),即满负荷的功耗最大可达60*16=960mA,当然只是电源电流这么大,热量都落到负载身上了。 a%-9]"P{+
+ `& G0 t5 t' O) @Sx`5~hj
% @- D$ ~/ @+ e+ J: T6 Y [' }; i`wWt\X 1 i* R$ z: z& |1 @5 O. z+ y
F6 {5/ : k# `9 U" J+ ^" o1 w+ k! n
现象六:存储器有这么多控制信号,我这块板子只需要用OE和WE信号就可以了,片选就接地吧,这样读操作时数据出来得快多了。 Hq>E3P.KD * @ D; \. @7 J- t
&1ZcX [
3 ` y9 r( P: b3 O点评:大部分存储器的功耗在片选有效时(不论OE和WE如何)将比片选无效时大100倍以上,所以应尽可能使用CS来控制芯片,并且在满足其它要求的情况下尽可能缩短片选脉冲的宽度。 3Xc>1SE*
3 U5 Y0 A8 K2 g9 }, F7 k9 |hly ,)XzW $ Z; o( l+ S/ V$ k& V( A
)9o(X; V" 2 k) _; a9 ^3 t6 v
;1 c7#pYB
4 R6 {* D/ ~8 X& K4 S0 l& c" K5 Q. I现象七:这些信号怎么都有过冲啊?只要匹配得好,就可消除了 =8{gb
( f" p( X7 c% _! h2 D+ e, QHiud 3 |/ W; y1 Q W: C
点评:除了少数特定信号外(如100BASE-T、CML),都是有过冲的,只要不是很大,并不一定都需要匹配,即使匹配也并非要匹配得最好。象TTL的输出阻抗不到50欧姆,有的甚至20欧姆,如果也用这么大的匹配电阻的话,那电流就非常大了,功耗是无法接受的,另外信号幅度也将小得不能用,再说一般信号在输出高电平和输出低电平时的输出阻抗并不相同,也没办法做到完全匹配。所以对TTL、LVDS、422等信号的匹配只要做到过冲可以接受即可。 BJkHba]$
! {: i/ \* z' a1 m"=%Wh nqS : n4 T; s$ ]8 `
-|({F)0
$ y5 t( G% z; V$ K; a; [! ^P_W* sc 7 M2 v0 V( N: }6 a
现象八:降低功耗都是硬件人员的事,与软件没关系. @ ( V\`
4 k# p) h$ w0 O9 \& jb$[jua< + n: k3 E- u0 Q' f) n; D. j0 P
点评:硬件只是搭个舞台,唱戏的却是软件,总线上几乎每一个芯片的访问、每一个信号的翻转差不多都由软件控制的,如果软件能减少外存的访问次数(多使用寄存器变量、多使用内部CACHE等)、及时响应中断(中断往往是低电平有效并带有上拉电阻)及其它争对具体单板的特定措施都将对降低功耗作出很大的贡献。 Z*B}w]JH
/ q& I" J% i1 O*trc%{B ; m1 k% E0 `5 K3 S
HQynCvq/Q_ ' `8 u4 G8 E% l# {
Cw@/F6 X . w; T+ b) y5 p8 A I/ S
现象九:CPU用大一点的CACHE,就应该快了 Fp]bh*T" 8 l) @% C, Q' Y, p; L( m
\w#FsaA6= 8 ~ |# S: R/ E2 b) j' u: M
点评:CACHE的增大,并不一定就导致系统性能的提高,在某些情况下关闭CACHE反而比使用CACHE还快。原因是搬到CACHE中的数据必须得到多次重复使用才会提高系统效率。所以在通信系统中一般只打开指令CACHE,数据CACHE即使打开也只局限在部分存储空间,如堆栈部分。同时也要求程序设计要兼顾CACHE的容量及块大小,这涉及到关键代码循环体的长度及跳转范围,如果一个循环刚好比CACHE大那么一点点,又在反复循环的话,那就惨了。 SDc*eOU<|| . n. s/ }" c8 I) t) `0 {1 d
I gz0XBu 3 Z9 s' w' p$ B4 `2 O0 H4 @* V
$]?*f?m
: n" x# L: q. C0 s' N2 [/ kR))7#y]
+ y8 Y& R6 p/ \3 R) K e现象十:存储器接口的时序都是厂家默认的配置,不用修改的 |-%K %q[_F 4 F/ B5 i4 F3 T* ^ f6 ~
IU<>w$m
9 e+ M5 d7 z0 v) e; C! D点评:BSP对存储器接口设置的默认值都是按最保守的参数设置的,在实际应用中应结合总线工作频率和等待周期等参数进行合理调配。有时把频率降低反而可提高效率,如RAM的存取周期是70ns,总线频率为40M时,设3个周期的存取时间,即75ns即可;若总线频率为50M时,必须设为4个周期,实际存取时间却放慢到了80ns。 <>-o}Zr5o
: `8 v: i3 m9 N/ O5 Nb^KGv
0 o# F* c p7 y( ?5 z" x hMJinr*e< $ z" l( G) K% x o" e
"~A9z8{F " G, R& a _+ x
现象十一:这个CPU带有DMA模块,用它来搬数据肯定快 ib)d"C1E#
8 T& _/ b# P& P+ t3 u% [6 |! y* H&$Al p[Cfv
- r! |. M1 w% @- H点评:真正的DMA是由硬件抢占总线后同时启动两端设备,在一个周期内这边读,那边写。但很多嵌入CPU内的DMA只是模拟而已,启动每一次DMA之前要做不少准备工作(设起始地址和长度等),在传输时往往是先读到芯片内暂存,然后再写出去,即搬一次数据需两个时钟周期,比软件来搬要快一些(不需要取指令,没有循环跳转等额外工作),但如果一次只搬几个字节,还要做一堆准备工作,一般还涉及函数调用,效率并不高。所以这种DMA只对大数据块才适用。 ZKR!s}T" . A& Q9 t( f, {9 c9 C% n s7 A
k5WTY49~
/ ]% [& C- n4 ^JF9{Gy+ * K% X: g# {! @1 U+ H% |
.Rl1q>
; M1 n. H1 J$ f( f% [6 g* d现象十二:100M的数据总线应该算高频信号,至于这个时钟信号频率才8K,问题不大。 =g"z}K ' I% r; |6 N/ k$ s
]A(2?O| VM 4 i# `& k' [; T3 S- S% I6 w& y
点评:数据总线的值一般是由控制信号或时钟信号的某个边沿来采样的,只要针对这个边沿保持足够的建立时间和保持时间即可,此范围之外有干扰也罢过冲也罢都不会有多大影响(当然过冲最好不要超过芯片所能承受的最大电压值),但时钟信号不管频率多低(其实频谱范围是很宽的),它的边沿才是关键的,必须保证其单调性,并且跳变时间需在一定范围内。 bvax8vt5
# u% Q/ t: J5 J5 q# h% Zj9WMMb58 : X! \) p8 n1 v7 r N: P' ?! v
bTb(Up
% o, |' w+ N3 N; V8 og!2s{*BL\D
" D6 J+ d- b' x/ {8 K9 K7 N/ v现象十三:既然是数字信号,边沿当然是越陡越好 ${ZU=) & l1 P6 J- B* [4 ^
%?@DJ1* / C) t4 ?4 G. q9 r( W/ [4 H- G
点评:边沿越陡,其频谱范围就越宽,高频部分的能量就越大;频率越高的信号就越容易辐射(如微波电台可做成手机,而长波电台很多国家都做不出来),也就越容易干扰别的信号,而自身在导线上的传输质量却变得越差,因此能用低速芯片的尽量使用低速芯片。 2[U(sIO; 0 Y7 P; w4 {; r! {8 L* w
z pf,&D
" i/ }' L# P+ |! |! j4 ~whlmD!-/
/ G0 X5 `0 N- m}wvLcv % k+ l5 X% E7 M! `, M9 m
现象十四:信号匹配真麻烦,如何才能匹配好呢? '.| ;zp4
/ T% G" ]) t! E- S" M, {8 {9 YcHFS\,`: & P5 l% ^6 u" }- E- H5 J# L
点评:总的原则是当信号在导线上的传输时间超过其跳变时间时,信号的反射问题才显得重要。信号产生反射的原因是线路阻抗的不均匀造成的,匹配的目的就是为了使驱动端、负载端及传输线的阻抗变得接近,但能否匹配得好,与信号线在PCB上的拓扑结构也有很大关系,传输线上的一条分支、一个过孔、一个拐角、一个接插件、不同位置与地线距离的改变等都将使阻抗产生变化,而且这些因素将使反射波形变得异常复杂,很难匹配,因此高速信号仅使用点到点的方式,尽可能地减少过孔、拐角等问题。 |
评分
-
查看全部评分
|