电路设计的14个误区

x6336297

现象一：这板子的PCB设计要求不高，就用细一点的线，自动布吧 Qj&uG7 s(
7 S+ h+ M( t$ w5 l8 R% wm7^3]Ijc
点评：自动布线必然要占用更大的PCB面积，同时产生比手动布线多好多倍的过孔，在批量很大的产品中，PCB厂家降价所考虑的因素除了商务因素外，就是线宽和过孔数量，它们分别影响到PCB的成品率和钻头的消耗数量，节约了供应商的成本，也就给降价找到了理由。 r5pWP9C
& ^! \* p! x6 U+ ~# DdH_{~&
4 j2 g; {( E8 H3 f5 j: g! W' T8v%fz~!_=
( t' _6 z# |+ c' x现象二：这些总线信号都用电阻拉一下，感觉放心些。 /'VHue/
/ `$ K0 K6 ^( x" ?- |"_%ttcV
% x8 v' \0 @* W& Q点评：信号需要上下拉的原因很多，但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号，电流也就几十微安以下，但拉一个被驱动了的信号，其电流将达毫安级，现在的系统常常是地址数据各32位，可能还有244/245隔离后的总线及其它信号，都上拉的话，几瓦的功耗就耗在这些电阻上了。 6!Pp@'JpH
evYRxt
, A1 S; `- z( ]- b&Z@HCS('a
现象三：CPU和FPGA的这些不用的I/O口怎么处理呢？先让它空着吧，以后再说。 { p~ lGC
*XD4-EowJj
点评：不用的I/O口如果悬空的话，受外界的一点点干扰就可能成为反复振荡的输入信号了，而MOS器件的功耗基本取决于门电路的翻转次数。如果把它上拉的话，每个引脚也会有微安级的电流，所以最好的办法是设成输出（当然外面不能接其它有驱动的信号） 2B'H %K2iW
V+F3 0{#d
! f. s. T& _, B0 Z2 dstE\e/7?e0
) J! o; f) `3 h* O5 t1 I:H$N=|jY5
' J( d3 _5 m+ q) I现象四：这款FPGA还剩这么多门用不完，可尽情发挥吧 "KKGsN
: o1 q- G" M/ Q' P% x1 m/ Q# ~9r(Hyz'=h
点评：FGPA的功耗与被使用的触发器数量及其翻转次数成正比，所以同一型号的FPGA在不同电路不同时刻的功耗可能相差100倍。尽量减少高速翻转的触发器数量是降低FPGA功耗的根本方法。 a*+.#x
~4q{ @\f'
' p7 P. I- F  t! A% L%b$)H,5
m{?ft:
: k+ _- E+ ~( H现象五：这些小芯片的功耗都很低，不用考虑 Q "rf
, R0 x* N$ H% @3 Z" e<&uJUFT
: @& l+ r5 ~, a# [' F8 y5 C. @点评：对于内部不太复杂的芯片功耗是很难确定的，它主要由引脚上的电流确定，一个ABT16244，没有负载的话耗电大概不到1毫安，但它的指标是每个脚可驱动60毫安的负载（如匹配几十欧姆的电阻），即满负荷的功耗最大可达60*16=960mA，当然只是电源电流这么大，热量都落到负载身上了。 a%-9]"P{+
Sx`5~hj
4 h( O$ u9 j: n3 M% n`wWt\X
+ ~9 f8 T2 Y1 [% \6 BF6 {5/
* B' r" x2 l# _9 t8 \7 p8 z现象六：存储器有这么多控制信号，我这块板子只需要用OE和WE信号就可以了，片选就接地吧，这样读操作时数据出来得快多了。 Hq>E3P.KD
& i# G% R+ x9 X" `&1ZcX [
1 \6 L7 y8 Y( S点评：大部分存储器的功耗在片选有效时（不论OE和WE如何）将比片选无效时大100倍以上，所以应尽可能使用CS来控制芯片，并且在满足其它要求的情况下尽可能缩短片选脉冲的宽度。 3Xc>1SE*
9 u8 w+ j* A% W' Phly ,)XzW
)9o(X; V"
;1 c7#pYB
; U, t' D5 j0 d' r9 A2 m$ j- a- }现象七：这些信号怎么都有过冲啊？只要匹配得好，就可消除了
=8{gb
, QHiud
: h! ^2 P) r; i9 X点评：除了少数特定信号外（如100BASE-T、CML），都是有过冲的，只要不是很大，并不一定都需要匹配，即使匹配也并非要匹配得最好。象TTL的输出阻抗不到50欧姆，有的甚至20欧姆，如果也用这么大的匹配电阻的话，那电流就非常大了，功耗是无法接受的，另外信号幅度也将小得不能用，再说一般信号在输出高电平和输出低电平时的输出阻抗并不相同，也没办法做到完全匹配。所以对TTL、LVDS、422等信号的匹配只要做到过冲可以接受即可。 BJkHba]$
"=%Wh nqS
-|({F)0
1 t  {' N! a+ OP_W* sc
现象八：降低功耗都是硬件人员的事，与软件没关系. @ ( V\`
# Y# m* O  A) C$ d% ?8 B6 Nb$[jua<
点评：硬件只是搭个舞台，唱戏的却是软件，总线上几乎每一个芯片的访问、每一个信号的翻转差不多都由软件控制的，如果软件能减少外存的访问次数（多使用寄存器变量、多使用内部CACHE等）、及时响应中断（中断往往是低电平有效并带有上拉电阻）及其它争对具体单板的特定措施都将对降低功耗作出很大的贡献。 Z*B}w]JH
. m' {. q* ^! O9 g/ P) ]8 r8 s4 [*trc%{B
HQynCvq/Q_
/ [5 ]& S$ x1 cCw@/F6 X
; |. E9 |- Y, u现象九：CPU用大一点的CACHE，就应该快了 Fp]bh*T"
\w#FsaA6=
点评：CACHE的增大，并不一定就导致系统性能的提高，在某些情况下关闭CACHE反而比使用CACHE还快。原因是搬到CACHE中的数据必须得到多次重复使用才会提高系统效率。所以在通信系统中一般只打开指令CACHE，数据CACHE即使打开也只局限在部分存储空间，如堆栈部分。同时也要求程序设计要兼顾CACHE的容量及块大小，这涉及到关键代码循环体的长度及跳转范围，如果一个循环刚好比CACHE大那么一点点，又在反复循环的话，那就惨了。 SDc*eOU<||
I gz0XBu
5 p+ |& [* ]7 P $]?*f?m
( d2 Q% G" Z- o+ C9 OR))7#y]
8 _: T! g! _5 q  l% y% N现象十：存储器接口的时序都是厂家默认的配置，不用修改的 |-%K %q[_F
IU<>w$m
  y& O5 O; ~" I5 k3 y点评：BSP对存储器接口设置的默认值都是按最保守的参数设置的，在实际应用中应结合总线工作频率和等待周期等参数进行合理调配。有时把频率降低反而可提高效率，如RAM的存取周期是70ns，总线频率为40M时，设3个周期的存取时间，即75ns即可；若总线频率为50M时，必须设为4个周期，实际存取时间却放慢到了80ns。 <>-o}Zr5o
b^KGv
MJinr*e<
"~A9z8{F
; T) X/ S9 z) \" ~% e& ^现象十一：这个CPU带有DMA模块，用它来搬数据肯定快 ib)d"C1E#
' [7 t0 f! M+ l; ^&$Al p[Cfv
点评：真正的DMA是由硬件抢占总线后同时启动两端设备，在一个周期内这边读，那边写。但很多嵌入CPU内的DMA只是模拟而已，启动每一次DMA之前要做不少准备工作（设起始地址和长度等），在传输时往往是先读到芯片内暂存，然后再写出去，即搬一次数据需两个时钟周期，比软件来搬要快一些（不需要取指令，没有循环跳转等额外工作），但如果一次只搬几个字节，还要做一堆准备工作，一般还涉及函数调用，效率并不高。所以这种DMA只对大数据块才适用。 ZKR!s}T"
k5WTY49~
JF9{Gy+
& Y6 {; h2 Y8 C3 I) D' @! b.Rl1q>
现象十二：100M的数据总线应该算高频信号，至于这个时钟信号频率才8K，问题不大。 =g"z}K
]A(2?O| VM
, x9 Z2 s' T8 W% p6 t1 R- x; r: d% W点评：数据总线的值一般是由控制信号或时钟信号的某个边沿来采样的，只要针对这个边沿保持足够的建立时间和保持时间即可，此范围之外有干扰也罢过冲也罢都不会有多大影响（当然过冲最好不要超过芯片所能承受的最大电压值），但时钟信号不管频率多低（其实频谱范围是很宽的），它的边沿才是关键的，必须保证其单调性，并且跳变时间需在一定范围内。 bvax8vt5
j9WMMb58
bTb(Up
g!2s{*BL\D
现象十三：既然是数字信号，边沿当然是越陡越好 ${ZU=
)
%?@DJ1*
$ e: [5 k5 k$ S. y6 t点评：边沿越陡，其频谱范围就越宽，高频部分的能量就越大；频率越高的信号就越容易辐射（如微波电台可做成手机，而长波电台很多国家都做不出来），也就越容易干扰别的信号，而自身在导线上的传输质量却变得越差，因此能用低速芯片的尽量使用低速芯片。 2[U(sIO;
z pf,&D
( _9 a/ ^7 F% l9 ~1 \, L) l) OwhlmD!-/
, |+ d4 O2 }, X# S0 k}wvLcv
% a; n0 Q& T1 L. P3 ^- ~+ j' s现象十四：信号匹配真麻烦，如何才能匹配好呢？ '.| ;zp4
9 Y3 ?' l5 V7 s: J0 j+ pcHFS\,`:
点评：总的原则是当信号在导线上的传输时间超过其跳变时间时，信号的反射问题才显得重要。信号产生反射的原因是线路阻抗的不均匀造成的，匹配的目的就是为了使驱动端、负载端及传输线的阻抗变得接近，但能否匹配得好，与信号线在PCB上的拓扑结构也有很大关系，传输线上的一条分支、一个过孔、一个拐角、一个接插件、不同位置与地线距离的改变等都将使阻抗产生变化，而且这些因素将使反射波形变得异常复杂，很难匹配，因此高速信号仅使用点到点的方式，尽可能地减少过孔、拐角等问题。

lw3530

只要满足要求，我现在是不会再去多动它一点点，没办法，BOSS只看结果，交期延误就等着被批或者炒鱿鱼

419083507

学习了            

rainforestma

看完了，学习了，让我知道细节重要性和必要性。

Terry103

写的好，支持下

coolzerong

支持！！！

fgh201

学习了~~

stupid

软硬结合，非常不错，低功耗，SI是个系统活。

苏鲁锭

学习一下

xlows_2009

说得太好了，赞

qjwqreedc02

感谢分享

zhb617

谢谢分享~~

bobbychen

学习了~~

Linda_008

顶一个
受益匪浅！！
0 {% n  i+ p# D+ o. }8 w谢谢LZ的经验分享！

bluegrass

很有用

wpc4208211

感谢楼主分享，收藏了

若风

学到了，感谢

qjwqreedc02

感谢分享