Cadence16.X中Verilog file如何支持Pspice仿真

zrkdzsj521

目的：设计了一个驱动控制电路（包含了触发逻辑功能，较复杂），打算用Cadence-Pspice仿真；
. b2 Q5 g4 [' R1 _) d$ V7 F方法：驱动和实现通过分立器件（电阻、电容、电感、MOS管、隔离驱动IC等搭建），逻辑触发功能打算通过编写的Verilog代码去实现（如果用数字电路的话，太复杂了）；
9 b7 J5 g% f8 o# p, t

目前问题：不知道如何通过Cadence新建的Verilog file，实现生成.lib库文件（.olb符号库文件已经会生成了）；
; G) g" s& p& j9 ~9 o5 Y* |6 B6 `

其他问题：基于Cadence这类硬件仿真的电路，有其他较为简单的方法去实现Verilog（或VHDL、或C/C++等）与硬件电路的联合仿真吗？


* {6 m& X: s; }  `4 H2 R当然也有比较强力的办法：自己已经知道触发逻辑的功能，按照IBIS、Pspice的规范，自己编写相关的模型，这个办法肯定是可以的，不过难度挺高。
+ j9 |7 \% Z, P0 ~

$ @9 C9 u. h- q: i% G7 D- B; d4 K求大神指导指导，谢谢。
/ j  |* U$ g* u; S