Cadence16.X中Verilog file如何支持Pspice仿真

zrkdzsj521

目的：设计了一个驱动控制电路（包含了触发逻辑功能，较复杂），打算用Cadence-Pspice仿真；
方法：驱动和实现通过分立器件（电阻、电容、电感、MOS管、隔离驱动IC等搭建），逻辑触发功能打算通过编写的Verilog代码去实现（如果用数字电路的话，太复杂了）；
" a% \5 r* D9 ~+ Y: U) ^- v, b

+ D+ p6 S  ]) X$ }* B8 \% ?目前问题：不知道如何通过Cadence新建的Verilog file，实现生成.lib库文件（.olb符号库文件已经会生成了）；
1 M$ Q( _. M9 g0 x# |8 d+ B" d3 w6 c
" F& e9 L. r+ b+ ?" l! W, G
8 V+ f) {3 ]0 [! {4 Z* Z" r+ t其他问题：基于Cadence这类硬件仿真的电路，有其他较为简单的方法去实现Verilog（或VHDL、或C/C++等）与硬件电路的联合仿真吗？
+ J9 J5 s5 H+ F( M1 u9 w& r

0 q3 G; b/ `' V* \0 P当然也有比较强力的办法：自己已经知道触发逻辑的功能，按照IBIS、Pspice的规范，自己编写相关的模型，这个办法肯定是可以的，不过难度挺高。


, j3 J! \5 b  h) Z求大神指导指导，谢谢。