Cadence Sigrity QIR2 更新 | OptimizePI

Cadence_CPG_Mkt

2 O2 W. u7 ^) ^/ B, P

OptimizePI

本节介绍Cadence® Sigrity™ 2017 OptimizePI™ QIR2 版本中的新增功能。

Post-Layout优化流程支持MCP封装模型

Sigrity的MCP（模型连接协议）是一个text header，被写入由Sigrity工具生成的模型中。它允许模型和物理layout之间的自动连接。“通过MCP协议合并封装”的步骤已经添加到Post-Layout分析工作流程中（去耦电容优化），这使得Post-Layout分析和PDN阻抗检查工作流程可以通过Switch Workflow功能保持一致性和便携性。

支持频率扫描，从0 Hz开始

对于一个典型的去耦电容优化，没有必要仿真到极低的频率，因为Bulk去耦电容主导着响应。然而，许多用户希望使用OptimizePI来提取其PDN的宽带模型。

该新版本允许以0Hz作为起始频率，并且是推荐的最佳实践设置。请注意，还有其他高级选项可用于低频精确建模（PowerDC DC点计算，等电势选项和执行DC-AC拟合选项）。这些选项将起始频率锁定为0Hz。

PDN阻抗检查流程中支持电容位置开路

由于各种原因，一些设计的去耦电容元器件在制造过程中可能或可能不会被放置。在此版本中，添加了在PDN阻抗检查工作流程中将去耦电容指定为初始开路（不放置）的功能。此功能以前在layout后分析（去耦电容优化）工作流程中执行。从这个版本开始，这两个工作流变得更具一致性和便携性。

从结果查看器中卸载阻抗曲线

此版本增加了卸载仿真后手动加载的阻抗曲线的功能。这为仿真结果分析和比较提供了更多的灵活性。可以通过在2D结果窗口右键单击并从快捷菜单中选择该选项来访问此功能。

2 O( q6 S* k2 S# s

HTML报告中的定制频率设置，用于目标阻抗检查

目标阻抗检查是评判PDN性能pass/fail的极好指标。除了已经执行的连续曲线检查之外，OptimizePI还增加了在特定频率点报告阻抗结果的功能。这些频率点是在HTML报告选项窗口中定义的，如下所示。

生成的HTML报告包含一个结果表格，如下所示。

3 R% t/ m. `" k$ D" q

OptimizePI和 PowerTree

本节重点介绍与AC仿真和OptimizePI集成相关的PowerTree改进。有关PowerTree QIR2的更多新功能，请参阅PowerTree部分。

独立PowerTree实用程序中的AC仿真支持

此版本中，独立PowerTree应用程序实现了具有独立DC和AC模式的Sigrity风格的工作流程。AC模式具有直接从PowerTree应用程序中运行PowerTree原理图的AC仿真的功能。OptimizePI AC仿真通过TCL命令在后台运行。

注意：需要OptimizePI或Allegro PI选项的license才能在PowerTree应用程序中运行AC原理图仿真。

PowerTree中支持电阻和电感的AMM通用Spice模型

多终端AMM通用SPICE R和L模型现在可以在PowerTree中应用。

- }! E1 `6 @) t7 v1 |, J7 f

PowerTree AC原理图仿真中的目标阻抗支持

此版本新增功能可显示AC原理图仿真结果中覆盖的目标阻抗约束。这个功能对于电路设计人员来说是非常有用的，可用来确定是否需要额外的和/或不同的电容。

' J* V% f5 h' P0 ?/ s: i

PowerTree AC原理图仿真结果的HTML报告

该版本增加了生成AC原理图仿真结果的HTML报告的功能。通过单击工作流程中的步骤创建报告。

下图为一个实际报告的摘录。

( m0 Q5 E- Z2 f0 [  m
6 G8 ^7 h2 Z! T% J

欢迎您的评论！

您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。
9 z' }8 u3 I& |
! y% _0 P; X4 j' G& F
8 r, g$ J4 b5 ]/ x& t: R' b( K

zyk_123

顶一下

dengxuan1534

谢谢分享