|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
为帮助广大网友学习Cadence系列设计软件,经EDA365网站组织和协调,特邀请论坛Allegro版块Dzkcool版主(杜老师)开讲,2015年全年Cadence公益培训计划分为10期进行,遵从由浅入深,由点到面的原则,从3月份开始,内容安排请见下面目录,请大家在版块报名帖中回帖报名(报名链接请见2楼)。3 ~, I( S% h- ~! L3 p% W: X( r
活动目的:' ]' \& a! s9 K2 p
(1)帮助大家提升设计能力与水平。: C) i8 ?9 a! @& M: j5 s( I' G5 E
(2)帮助大家多认识同行朋友,多跟外界交流和联系。
( s. Q$ I* B b5 b' g8 [上课地点、时间及录取名单会在每月的报名帖中公布,希望被录取的同学珍惜上课机会。教材会在每次活动后提供下载。本活动由深圳南山区高速互连公共技术服务平台和EDA365合作主办,平台旨在为广大电子企业提供高速互连设计技术的支持,帮助广大企业提升技术水平,促进竞争力,创造更多价值。. H/ c) R; [+ A9 @/ z: L7 e$ f
4 D& J9 Y! Y, Y
初级部分6 z% K$ C! H' S# g/ h
一、 Allegro PCB 设计环境介绍(2015年3月份开课)
6 ]3 n+ [) E" l, C2 y1、 Cadence 公司介绍% g. v3 H) |( Z6 A( ]; _
2、 Cadence 硬件系统设计流程 E. C! U2 H6 T- g' e- B! o
3、 操作系统环境详解与设置
# g( K. z8 N X: p0 F. ]4、 Allegro 工作界面介绍4 l5 {6 o" L1 } W0 C4 _* L q6 P7 P
5、 Allegro 常规设计参数详解( h: ~: @; I$ R- k4 q/ @- }
6、 Allegro 用户环境常用设置详解# p& L% b1 }8 I2 L4 s
7、 Allegro 操作与快捷键分享
2 \# Q& k$ B3 e& ` d; F8、 Allegro 图层使用详解" ?0 m- q) F$ t7 ^4 h0 q, I: N
9、 Cadence 常见文件扩展名含义
8 s6 X, b F; t10、 Cadence 常用辅助工具介绍
4 i" y1 z9 C0 O9 _' g+ z. ^ k N- Y
二、 Allegro PCB 封装库管理(2015年4月份开课)/ A/ A6 h7 Z; ]* o9 Q6 W& ^
1、 封装知识介绍; p6 G% T$ O* v
2、 表贴、通孔、热风焊盘的介绍和创建
3 k, ?+ F& n4 j: j' E% ^( T3、 焊盘、封装命名规范5 N O- J# x2 f. F2 {
4、 异形表贴焊盘的介绍和创建# }: g( u, r3 `% a: R' o
5、 封装文件类型介绍
$ Q- h" k: t0 N+ d7 W8 U6、 表贴、插件封装的介绍和手工创建
3 {: U, l/ y! ^1 `* Z7、 表贴、插件封装的创建实例5 C5 _" r& Y# l7 Q% v( B, j
8、 机械封装的介绍和新建
1 Y( M" |4 G! y( \/ w9 b% L4 j! E2 v7 `6 N: e" G
三、 OrCAD Capture 原理图设计(2015年5月份开课)
/ D u1 v) g( d1. Capture 平台简介
0 R- `% E8 D( ^1 |& t2. Capture 平台原理图设计流程5 y0 a9 M3 U& a6 Z- y) U
(1) Capture 设计环境+ e+ c0 r2 ]; O
(2) 常用设计参数的设置
4 g( W K5 G: r: N! L* U1 F& J3. 创建原理图符号库
) F- a% F; v5 N* S% L) I3.1 直接创建( k' f' F6 _ Z! a* G1 B6 z
3.2 通过电子表格创建
3 z2 J! i" F" r4. 创建新项目 v( Q% q. t$ G* f, o0 O
(1) 放置器件 e, _. O& l4 i- m' d& d: C4 W
(2) 连接器件% A0 X5 X* X2 ?8 k4 G; q; Y
(3) 放置电源和地符号
. D6 { B3 u" q+ g( e2 Z(4) 跨页符的使用
; J& n# ]: ?: w- J; ?/ i(5) 查找与替换
. t& R3 L7 i9 D(6) 原理图设计中规则的设置及检查0 A" \% {# I2 y! l! T; S O
(7) 添加图片、图形和Text 文字注释
' R5 a! R* L* y% @& q) W5. 打包Package 生成网表
5 ^- c" o6 z L$ Y(1) 输出网表常见错误及解决方案2 G) A* G. V5 L8 Q0 i0 l
6. 创建器件清单(BOM 表)* z0 S9 U. _9 ~. z1 y7 g
" r9 P8 g: W s, q1 N0 K# G中高级部分
# p+ X0 _& X& B& N U四、 Allegro 全流程实战设计(2015年6月份开课)
" ^* c+ P$ {6 j9 j以一个简单项目,讲解Allegro 全流程设计;
3 N& ?& U1 |+ }/ c1、 前处理1 b3 g" M8 p, p& W; {$ u# k
2、 布局规划
. M8 ^9 Y4 b1 r6 E0 A' l3、 模块布局+ Z4 n% z' v$ s* t
4、 叠层和约束规则设置# e' E% V4 h* ~3 Y0 d2 c3 O, Y/ T i
5、 电源模块处理
# P! S& s+ i6 `2 F# A6、 Fanout
8 s8 k" ?5 T1 h7 q& R7、 高速、时钟、重要信号布线5 G# c& [ a Q3 h0 N/ `6 `# S1 i
8、 杂散信号布线! H( T( |/ T4 Z3 v& O
9、 电源地处理
3 j! n3 J9 V) P( P: d; N10、 后处理 o$ I1 i0 P P
11、 设计验证- F% }! E3 a0 h1 }9 f+ `2 p
12、 相关文件输出
9 v5 Q* S* K* E; d% j8 } }) A1 p3 c& s- D% A
五、 HDTV 项目设计(2015年7月份开课)
- }4 ]3 e3 W5 c+ D1、 概述
& E9 K8 D T1 K) S x4 C: n6 k: A2、 系统设计指导
6 ]9 v) P8 g: P# ]0 R* v(1) 原理框图
& L N% ?$ l1 U1 f1 R3 ](2) 电源流向图
5 g1 }4 ?" C. X4 v- ~ W3 h# A(3) 单板工艺
0 h3 d0 }8 {- f5 B1 E$ A4 c* ?5 d. K(4) 布局规划
# `) j0 \, t u(5) 叠层阻抗方案
* A9 O; `7 @- _7 i. u3、 约束规则设置
$ a3 E* U; P2 M9 g4、 模块设计指导9 P( ~2 i; U S0 y; k. B, G2 h
(1) CPU 模块3 x7 c6 [! C8 X! e2 R k
(2) DDR 模块处理6 k9 I+ c9 ^- `0 k3 K7 T5 K
(3) 电源模块处理. Y) ]0 j" Q* d
(4) 接口电路的PCB 设计7 s# x: `: E) o4 `$ S( ]) X3 S% `
* U+ ]$ I- F5 R& J8 W4 h! j六、 射频项目设计(2015年8月份开课)* ~( L# _3 ^2 {1 x! c a2 ~
1、 概述9 M6 V5 N9 U. M
2、 系统设计指导
7 M4 j" Z2 ~( G& Q9 d(1) 原理框图% W$ i& Y8 U4 H) v
(2) 电源流向图$ i+ v: F. ~# W0 y, T @: M
(3) 单板工艺
: Y* ?. c( ^+ p* e E(4) 布局规划: I b- _# ^/ {
(5) 屏蔽罩的设计% V+ v9 e. E2 K2 w# [+ P
(6) 叠层阻抗方案
- h% W7 n5 n9 ?, X% }3 q* q0 m3、 约束规则设置8 O; A2 ~* @$ J, X* H
4、 模块设计指导' L c- ]& X& M, `; V b
(1) POE 电路的处理
7 s: ]# _4 z1 A(2) 电源模块处理
7 V) U% l' N1 h4 b4 ^(3) 射频模块处理
# w- v. a1 g) d y. Z9 A9 ?# u& s# ~$ p(4) CPU 模块; d& R# ~* X; j% M
(5) 网口电路的处理
( A- [: M. l' H6 k' z1 i/ K& Z3 Q0 w8 B' I' F# V( f# X1 Y
七、 光纤交换机项目设计(2015年9月份开课)
+ K8 @; T9 Y% h0 B1、 概述) p9 A5 ~ ^4 v2 w
2、 系统设计指导
# s- S! R% x& v2 V( K( M(1) 原理框图
1 X/ x/ P- B9 @* t+ i(2) 电源流向图
$ { g: L0 T' L# Y: g# f4 I" i(3) 单板工艺
* K2 ?$ ]# }$ `8 Q(4) 布局布线规划, s% Q8 n( y3 v; p: H. R, l0 l
(5) 屏蔽罩的设计
! V+ `% u# l0 v0 m(6) 叠层阻抗方案/ t- }$ k7 v) q8 ~$ T4 L
3、 约束规则设置2 Z# {* q3 [9 L% U+ r
(1) 差分约束设置8 i" E. `3 j6 G; Y* V* y
(2) 等长设置
; E3 e6 E# L& `$ t( z7 v4 O+ N(3) AIDT 自动等长设置# n3 ?; r/ b: f$ J7 l
4、 模块设计指导
- Y9 w$ f/ \, o" |# z1 v4 K9 v$ V2 i(1) 光口的处理2 V0 g7 a* `& J, `# ?
(2) 电口的处理
% i x5 k4 K3 }6 `(3) 变压器的处理
$ S% o' q- K$ ?4 b2 a/ G7 a* G8 m(4) 交换芯片的处理
5 f: T _0 e3 K; g. W, m, i5 h- |0 T(5) 网口电路的处理! Q* y9 Y4 |. s1 P* [& m
(6) 分区协同设计, i7 J% Q1 }" K$ P: [2 ]
(7) 模块复用的使用
# m n4 O( C" \5 c' z
8 Z' D8 [; u) i% m. g+ c+ m八、 盲埋孔项目设计(2015年10月份开课)
3 j8 i1 a6 s3 v" {2 Y: X' b; J1、 盲埋孔板介绍
& k- c c& b& _ b! e9 Z% D2、 工艺要求; e! }* w; J7 U/ b! R
3、 整体规划) B% N( E; L/ Z+ m; m5 c' e
4、 过孔使用与规则设置
P- C. Z3 _# ?3 b/ K: k1 \5、 叠层阻抗方案8 H% G7 U- W& m+ p
6、 射频电路的处理8 W, o% d+ q, {/ Y+ g" v1 e
7、 高速差分的处理6 D: O, l- ?4 x
8、 音视频信号的处理: [8 F& o }' b2 ?& d
9、 主要电源地的处理9 r S* a( Y1 `+ e0 Y1 K3 N; S
10、 注意事项. L+ M5 } X0 G' v, \' I
/ e% m; U0 P' y" {! }* h8 \
九、 X86 项目设计(2015年11月份开课)+ _& L! g5 B6 c; ?. @
1、 X86 系统介绍' t7 b" b) P% r/ I" P, l# @
2、 主流平台架构概述
* m! H, Z4 M# e: I- z3、 以Intel Haswell CPU 为例,讲解Dimm、PCIe 等高速总线接口的布局布线规划; h' m3 k0 S) @% J- W7 D
4、 叠层阻抗控制方案( j* [. z/ n( T
5、 电源流向规划
8 E; z M9 E4 {- E( |/ \ H5 d/ k6、 电源模块的处理
, s' L0 i# C. x( y& Y+ P9 ^7、 Dimm 布局布线的处理
& e7 v$ E& m' w% D8、 PCIe 布局布线的处理及技巧
" M# m' z8 v+ C: |$ K9、 CPU 处的snake 走线处理
6 @) p8 e$ p& A# H' \7 L0 j" Y10、 高速差分差分动态等长、十度走线处理6 @7 M: P) @$ N! |; S$ j! x4 q
3 X# d( k( w7 [3 c& N十、 背板项目设计(2015年12月份开课)
2 w; [2 V3 D2 T1、 背板设计基本原则" A' `* j. A% S5 q; Z
2、 VPX 系统介绍/ r1 J2 j% k* V: b0 q
3、 VPX 背板结构定位; `( p* e# V0 S* \( \( J5 n8 c8 l
4、 叠层阻抗方案7 f* H! e5 G& Q9 B3 \/ c
5、 GRE 布线规划
; a% | q2 c7 c7 L# E4 |6、 安规防护2 b0 h! e& ?; N) g; N
7、 电源地规划及处理
# K. |5 a8 Y, [) y$ { t1 J8、 高速差分线的处理
- E' }7 x6 Z. S$ o" A8 z0 A9、 过孔挖空的处理' n5 q7 S' K( ? y6 |" A# i, L
10、 走线均衡
, L# d, Q: q! y11、 背钻的处理
" J% S. V E5 T' W- |7 d
: q1 ^: G# f& g5 U
6 q4 b* i1 d3 x9 N- X; @. L+ U4 l6 e5 \
# j- y$ X! b! K7 H x C. I
/ n3 @0 @. ? f$ m# ^3 P! R0 Z
+ v* i0 F5 a( P |
评分
-
查看全部评分
|