|
|
本帖最后由 pjh02032121 于 2015-2-1 22:59 编辑 - s6 P) i( \( o) U' R* I
% f5 c) f: L2 ~% V! {
1.关于RDL，看过书后还不是很明白。能否在介绍下。
U% L; V4 L0 Z% t, uRDL（redistribution layer），wirebond芯片的I/O pin一般是分布在芯片四周，为改变pin的位置，芯片在加工完成后，在芯片的表面再增加一层或多层布线以改变pin的位置，一般是做成flipchip形式。
' W2 T1 e1 f: j7 N4 T0 L芯片做RDL一般有两种考虑，一是性能，二是工艺成本。8 R- X9 j- O% K3 ]8 x$ h
想了解RDL的工艺过程，请参考：http://www.chipbond.com.tw/eng_service_03_02.aspx1 E1 h) T& t% h% A4 C, ~
* t# \* n8 z8 I! t2，是否一定需要定义电源和地环（这里是否是为了设置wirebond导向线）？ring设置里对间距有什么要求（书里有700um和500um）。还有就是第一个ring和第二个ring的间距要求。
. l% h0 L" `0 D& b( h% U+ p) tPower/Ground Ring不是必须的，跟WB-guide-line也没必然联系。加P/G ring的设计，一般是处理器类的芯片，对PI有要求。- y. M7 Z: a5 d& K' b
Ring间距和宽度都是根据封装工艺和基板加工工艺能力来定的，目前间距50um，宽度100都没有问题。Ring做的宽对PI有益。
* ]+ S2 ?6 l d4 U# h- U4 `* }
6 V* [8 k; [8 [. P5 v0 z6 c# x9 p3，wirebond参数的设置。金线弧形的的设置，国内的封装厂有没有一些标准的弧形（刚入门这行，对工艺不熟悉），或者有没对wirebond工艺详细介绍的书。
/ X- A, K- h1 @! q3 ^' l: [apd/sip软件里自带了K&S（最大的wirebond设备制造商）的标准弧形设置，你可以自己查看。
2 {5 A" O% C1 l" `封装厂一般都不会看这些标准的，每个都有自己的标准，甚至每个工程师的标准都不同。
2 [4 U1 m$ h! ~# q7 V( g除非一些射频或高速的信号对金线弧形有要求外，一般不要给封测厂提额外的要求，省钱省事。# m/ p- \& t( U. k; E- T! W
# _- f# Y5 Y; G% U
4.finger的移动有没更好的方法，先select在选中在右键move很麻烦。
) D# G' ?/ ~3 u( b1 c8 b你可以在移动完一个finger后，右键advanced/set default...,这样软件会记住你的操作，下次再选择finger就可直接移动了。3 \9 C, S; N: D m; L. C
- u1 K6 S+ ~$ W3 z& F" F* g
5.如果遇到bga有300个PIN，而信号只有80个。ballmap怎么排比较好？* N) ~% A/ _' ^3 l9 N7 v+ V6 M
没特别要求的话，就近原则，finger扇出后直接via到ball，剩下的都电源和地，平均分布一下即可。/ h, o L& F- @ w0 Z
( H. ]( ~1 b j0 i2 M: H; J6.finger的大小？（这还是wirebond工艺的不熟悉）一般我们用到的finger是多大的，最小是多少？最大是多少？; }+ G4 ], |/ l7 m4 y4 O% ]) {
finger最小有限制，最大没有限制。
1 Z: D7 {2 U8 ~: ^0 U, x最小一般和金线直径和设备能力相关，现在做金线直径2倍宽度/4倍长度都已经很成熟了。实际设计中，最好参考封装厂的设计规则。
2 p, I/ e |& P- [+ d+ a- D4 [% l' W0 V) ]0 ?+ F, F
7.finger在一个die里是否是用统一的大小。我可不可以把vss的finger做大一点？
1 C. X" \$ \8 P% n! W, Y- v- K' a没有必要统一大小。P/G有时候要打多根线在一个finger上，必须做大才有足够的空间打下多根线。9 B+ a& {, B z; [
|
评分
-
查看全部评分
|
/1 
发表于 2015-1-31 10:31
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2015-2-1 22:56
楼主
