EDA365电子工程师网

标题: Net wire has multiple net name [打印本页]
作者: legendarrow    时间: 2014-7-19 21:10
标题: Net wire has multiple net name
在使用AD10的时候出现以下编译错误! }+ f( X" O* v9 B
Net wire has multiple net name（Net label SRAM_A0. Sheet Entry U_SRAM_Interface SRAM_A0(passive)）
+ i: E* G/ j# w- ]8 G- j* i+ t4 pWire SRAM_A0
9 \/ c9 v- @5 L: x# y' s3 Y3 b" yNet label SRAM_A03 q" `! ^! s4 W, q. b
Sheet Entry U_SRAM-Interface SRAM_A0(passive)
' L4 }- I! _0 ?1 e/ B& K, g- a! v) ]! \3 ~4 F3 ]9 t, y
sheet symbol的图纸" V& \/ @: D# ^4 s: Y2 g) L

- d: G# q0 W& N& r
" `5 L1 v# G$ J* v: v& G5 v7 ]$ i& G总的sheet的图纸
9 P. C# \! B9 I( v- y
* X0 G6 {1 }& g2 N
* F! j  V  ?  a% z2 o为什么我所有的net name都是sram_a0，他还是说我在一根线上有多个net name。而且仅仅是warm，导入到PCB还是sram_a0, 不影响PCB layout4 s+ S/ F% y. `  G! v! X9 t7 ^
很纠结，因为一编译message满是这种错误，也不知该如何解决。很烦
作者: legendarrow    时间: 2014-7-19 21:37
仅当我将project->project option中的Net identifier scope更改为
4 J: A( z6 ]" f4 T) @! [Global (net label and port global)
4 e5 R0 Q! o: X9 k7 q( _+ d) a) b编译错误会没有，但是这非我所愿，很纠结



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2