EDA365电子工程师网
标题:
烦死人的阻抗匹配
[打印本页]
作者:
zhuyt05
时间:
2014-7-5 10:58
标题:
烦死人的阻抗匹配
最近做的一个板子，TOP和BOTTOM有50欧姆单端阻抗和100欧姆差分阻抗，TOP还有90欧姆差分阻抗（USB），Cadence设计的，发现Cadence计算的阻抗值和Si9000计算结果差别不小。设计是在Freescale基础上修改的，官方的线宽，差分线间距没有变，而且官方还给出了一个PCB厂商的层叠，结果和兴森快捷的计算结果有差别，兴森快捷建议调整线宽和差分线间距。烦死了，大家一般怎么做的阻抗匹配？难道重新调整线宽间距？
作者:
kinglangji
时间:
2014-7-5 11:06
如果对你要用的板厂的基板规格等了解的很清楚,就自己用si8000算,然后让他们执行就可以了,如果不清楚,就让板厂给算,然后你按他们的设计.allegro的那个计算有点麻烦,也不是说不准确,就是需要很熟悉才行.
作者:
szc1983
时间:
2014-7-5 12:26
0 N# o- O- _; C$ j& M$ z
polor伺候
; b* Q% m4 o* i% v" S4 K' H+ h |
阻抗设计和叠层设计是考验一个pcb工程师的经验的
/ J/ y0 t# F9 ^3 _9 m4 Y4 _4 a
首先要对板材熟悉各种pp,core,电镀后电镀前厚度，综合pcb整体厚度，pcb的设计要求做综合考虑的，很考验一个工程师的设计能力。
' Y8 g, J$ C3 N7 s4 C. v) W. Y* `
5 M0 z" m7 _- }# r" i. u
一般用polor计算，板厂也是用polor si8000
: z1 W& q6 [' i+ ]! O
其实polor自带的手册写的很好，好好花时间研究吧小伙子
作者:
procomm1722
时间:
2014-7-5 15:39
看樓主的問題的最後一句話 , 已經知道樓主對PCB的"阻抗"這個意義完全不了解才會有這個問題.
# _9 p% A) o* R" e
該不會以為這個阻抗的來源是指電阻值吧?
' C7 _' g- M; s. g V X
該組抗是以銅箔和介質材料所構成的特性阻抗 , 會影響他的除了介質材料的性質與厚度外 , 還有銅箔線的寬度.
) S6 r/ U) M ~
差分線的阻抗會因為兩條線的耦合強度而有所變化 , 兩條線的距離愈遠 , 則阻抗與趨向兩條單線阻抗值的總和.
) n |# I% w' h/ x6 W1 I$ W, ]
兩條線的距離愈近 , 則阻抗會小趨向單線阻抗值.
# l9 F0 R0 q; b v
/ j: Y/ F$ U4 b& O6 c+ K* e3 T
此外表層走線和內層走線的阻抗表現 , 訊號傳遞速度也不一樣.
" c7 R G0 B( c% N+ x+ K4 N+ a
你用 Polor 或 Allegro 算都沒問題 , 問題是你的設定操作對了嗎?
作者:
kinglangji
时间:
2014-7-5 15:45
4楼是TW人?
作者:
zhuyt05
时间:
2014-7-5 17:32
谢谢大家回复，Allegro和Si9000的阻抗设置都很简单的，这个哪里有那么多要注意的呀，这两个软件算出来的阻抗的确差别不小，大家可以试试看，实践出真知嘛，而且，我参考的设计是Freescale的，没有更改层叠，用cadence算出来的比较准确，但Si9000算出来的差别比较大，Si9000这个软件并不复杂的。
作者:
yangjinxing521
时间:
2014-7-5 23:18
你是算对了。人家板厂没有你想要的材料白搭，最好向板厂要个参考。。
作者:
shirdon
时间:
2014-7-7 17:07
建议还是让板厂算，每个板厂都有自己备料库存，或者让板厂先提供数据过来，不过有些板厂是不愿意的呵呵
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2
0 N# o- O- _; C$ j& M$ z