EDA365电子工程师网

标题: 谁熟悉EE里面的负片焊盘设置的 进来解答 [打印本页]
作者: wanruyi    时间: 2014-7-3 14:51
标题: 谁熟悉EE里面的负片焊盘设置的 进来解答
本帖最后由 wanruyi 于 2014-7-3 14:56 编辑 , t! ]/ }  A$ P
. Z, i4 }1 u+ r& t8 |, U' a

5 W: C9 L5 h5 C# [- C  w
1 o/ P1 z. T) d4 V: t如果我不用负片设计是不是不用 设置palne clearance   和palce  thermal  这个两个选项？$ \7 |8 H5 ^$ Y$ r3 G& O

6 T; z* X4 R5 K; w$ E0 f如果我使用负片，我想直接连接方式  （不做热隔离），是不是只需要  palne clearance ，而不用设置  palce  thermal   ？？
作者: simhfc    时间: 2014-7-4 08:43
负片与否，只是走线或敷铜的显示（填充）差别，与plane参数没有直接关系；
" S  K4 T; n; W) ]' ~9 a/ L1 J+ g, o& z# C+ d6 n" o
Padstack的定义，如果你有需要特殊指定的参数，建议还是规范的完善为好，可以有效避免由此产生的各类意外；
  C6 k; A5 [! |% W8 C9 ~7 ^
' W1 s  ?* p/ ~3 S2 {$ o) v3 R当然也可以不设，常规的在thermal焊盘在敷铜时，软件会自动按照你的设置添加；" I: }4 F8 p" d; j* H! j
0 b* D; v. p$ E
具体到你的需求，可以在敷铜的时候，选择buried，这样两边都照顾到了。
作者: hardy    时间: 2014-7-7 15:37
跟正负片没有关系，这两个选项你可以在这里设置也可以在pcb中设置，这个比较灵活。如果要使用在中心库中的设置需要在plane class and parameters里面选择use thermal definition，如果不选的话就会使用在plane class and parameters中设置的。& {0 t& s: ?+ A/ V$ g3 u
如果要直接连接的话在tie legs里面选择buried即可。. F7 W3 z! l) Z) J
plane clearane也可以在plane class and parameters的clearance/discard/NEGNAVITE中和CES中设置，好像会优先选择较大值。; p3 |. ~6 n+ A& M; u, _

$ Q+ k# J& r/ j. ~; G



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2