EDA365电子工程师网
标题:
关于在SIGRITY中处理trace和shape结果差异的疑惑
[打印本页]
作者:
xhyzjiji
时间:
2014-6-14 14:31
标题:
关于在SIGRITY中处理trace和shape结果差异的疑惑
在实际的仿真中，当我把PCB板上的trace转给shape后T提取Z参数，POWER SI仿真结果相比较直接作trace处理存在一定的差异性。
, l L# s5 v; z3 h2 R
这个在高频时候的考虑我还认为可能是作为TRACE和平面的计算公式不一样所导致，后来在POWER DC中计算直流电阻都有很大的差异。
% K& S* Z6 l, ]% e+ E& J7 L
当时的回路电阻trace改shape之前为13毫欧左右，改了之后就12了，差别1个毫欧。
" ^( Z8 e: R+ g+ U: w) f' v
我换了几个PCB文件之后仍然存在。
8 m9 q2 ?0 e4 ?: Z6 l
$ m/ e! @" ~- E" U' y6 y( C
可否有人帮忙解释一下？
) q: ~3 E8 G) u b0 A7 y$ t$ p
在POWER SI中差异的理论支撑来自哪里？
5 q# B& J; p2 S% O/ u
在power dc中回路电阻的差异又来自哪里？
% z: e1 e+ {7 l' Z9 _3 V1 ]1 V
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2