EDA365电子工程师网

标题: cadence16.6的创建和16.3的不一样？ [打印本页]
作者: mokedeng    时间: 2014-6-4 11:03
标题: cadence16.6的创建和16.3的不一样？
在cadence16.3中创建总线执行菜单命令Logic---Indentify Buses可以直接创建总线，然后在约束管理器中可以直接看到定义的总线。
6 Q; g4 H" Z; m% `! x6 l2 n/ k' r1 p- [5 Q+ n! [, G4 J

! Z4 P, S, w8 E8 L) r6 f6 E, j但是在cadence16.6中，首先创建总线 如图所示
5 p8 a8 U2 P# q% T
+ `7 S# ?$ s+ P! w% [+ i+ q! D6 H* d& W! E5 W& u
5 l) p/ ?" K5 _8 m/ l6 a
点击确定之后 是一个signal bus setup的对话框+ v8 Y# ~9 [  s9 {
$ G+ J' c6 W/ \* i6 I) i

! f: S! F' X& y) I
/ \' A5 o, ?" H  ~$ [3 W3 j9 I9 |. N, g- L- U( H5 [
在这个对话框里面应该怎么操作呢
& L* G. @$ O( v( e- N, b( c
9 Q; Y, A4 E% N5 Z6 _# |* _使得在约束管理器中出现总线的设置
3 u0 s4 ?( p1 p' \
+ g7 L6 L: E! e! E" A! l) x6 b! ?3 Y0 t  K' _0 @

, M: U8 K* A6 p* G: j
作者: mokedeng    时间: 2014-6-5 23:08
都没有人说说么



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2