EDA365电子工程师网

标题: DDR3地址线管脚问题咨询！ [打印本页]
作者: ych634227759    时间: 2014-6-3 10:42
标题: DDR3地址线管脚问题咨询！
诸位大神好！- Z/ S7 v5 p& C% x: y4 `
由于项目方案原因，现在设计中用到的DDR3颗粒，容量为2Gb，存储形式为128Mb*16，由于管脚不够放置，能不能将DDR3的最高位地址管脚做拉低处理？？？DDR3手册见附件！谢啦！

2Gb_DDR3_SDRAM.pdf

2.83 MB, 下载次数: 320, 下载积分: 威望 -5

作者: part99    时间: 2014-6-4 13:00
你问的问题我看了三遍都没看懂，估计是你不想CPU接地址线高位到DDR3内存是吧。
5 F3 j9 g  a1 r8 v8 x地址线的执行包括行选CAS和列选RAS，具体要看CPU怎么配置CAS和RAS。
9 D1 _$ A( x$ ~' V$ J" B3 z) u; r/ @0 M# U
作者: ych634227759    时间: 2014-6-4 14:09
本帖最后由 ych634227759 于 2014-6-4 14:12 编辑
& I$ k; [5 t/ O! e" T2 |1 S2 S- }
part99 发表于 2014-6-4 13:004 w! a4 r$ f& X2 G0 w
你问的问题我看了三遍都没看懂，估计是你不想CPU接地址线高位到DDR3内存是吧。
" r2 ]7 J3 v: p1 e3 v% p地址线的执行包括行选CAS和 ...
. k3 J. e" g4 |. a. S' B8 R' a; d
/ P7 J$ E5 Z: a2 J) Y/ H. w
就是DDR3和FPGA管脚对接，但是由于DDR3管脚过多，导致无法在一个BANK内放下所有DDR3管脚，现在考虑能不能舍弃掉一根DDR3地址线，也就是把DDR3地址线最高位A13拉低不接 。
作者: ych634227759    时间: 2014-6-4 18:43
ych634227759 发表于 2014-6-4 14:09
% R3 u# o% b3 Z5 N/ e: R就是DDR3和FPGA管脚对接，但是由于DDR3管脚过多，导致无法在一个BANK内放下所有DDR3管脚，现在考虑能不 ...
# c; g6 D- j2 W: \) e0 d
嗯哪，多谢！你这个想法我们也考虑过，但是Xilinx新推出的7系列FPGA对DDR3管脚放置有具体要求，DM管脚必须和数据位放在一起，而我多出的是一根地址线，地址线和数据线不能放一起的！具体可以看附件手册！！谢谢！

_7Series_MIS_New.pdf

149.42 KB, 下载次数: 59, 下载积分: 威望 -5

作者: 超級狗    时间: 2014-6-5 07:54
ych634227759 发表于 2014-6-4 18:43) O* S2 x7 `9 f8 L
嗯哪，多谢！你这个想法我们也考虑过，但是Xilinx新推出的7系列FPGA对DDR3管脚放置有具体要求，DM管脚必 ...
$ n/ U: A1 M) s8 E
DQ and DM (if used) must be connected to the byte group pins.
) I" E( z. y/ X% i* v5 ^$ `" E) U$ i. F1 z9 u
言下之意是說，你也可以不使用 DM！
! g/ w" b/ i# S) M1 |+ Y3 q2 f8 W% l) X3 U7 l( C
作者: ych634227759    时间: 2014-6-5 08:36
超級狗 发表于 2014-6-5 07:54
: K9 a: D5 X  j5 Z3 `DQ and DM (if used) must be connected to the byte group pins.6 u7 [/ r$ q9 k! }2 l' B
- K5 y3 c9 i( C
言下之意是說，你也可以不使用 DM！ ...

3 S8 U- J: k- p1 _! X( S* K是可以不用，但是不用之后多出的管脚只能放数据线或者DQS，而不能放地址线！
作者: bingshuihuo    时间: 2014-6-5 09:53
是可以不用，但是不用之后多出的管脚只能放数据线或者DQS，而不能放地址线！
作者: ych634227759    时间: 2014-6-5 13:57
bingshuihuo 发表于 2014-6-5 09:53, h+ V! h8 M0 n* j8 N$ ?1 ^5 m1 A" o
是可以不用，但是不用之后多出的管脚只能放数据线或者DQS，而不能放地址线！

8 ^; a6 a/ s1 x. J- i! {: [额？Repeat是什么意思？
作者: part99    时间: 2014-6-6 11:12
我试过高位地址线悬空是可以的，不过没试过拉高或拉低，你可以放两个电阻焊盘在那里。
作者: coffindidi    时间: 2014-6-8 12:53
不做命令的地址线是可以拉低的，悬空会有不稳定的问题，但是何必要这么做，直接换个小容量，少地址线的DDR型号不就行了，地址线拉低就用不了整个地址空间了
作者: ych634227759    时间: 2014-6-10 21:09
coffindidi 发表于 2014-6-8 12:53  Z8 T: z0 v$ w
不做命令的地址线是可以拉低的，悬空会有不稳定的问题，但是何必要这么做，直接换个小容量，少地址线的DDR ...
3 x* T9 S2 \- x6 ]
谢谢您的回复，选个小容量的我们也考虑过，但是小容量的没工业挡的！这个我们也很无奈！
作者: ych634227759    时间: 2014-6-10 21:10
part99 发表于 2014-6-6 11:12+ G% ~9 S% ?5 T7 I5 X2 z$ I2 {& Z
我试过高位地址线悬空是可以的，不过没试过拉高或拉低，你可以放两个电阻焊盘在那里。

" o2 i0 p! x5 N我们最后决定将片选信号拉低了，不置可否？
作者: qingtian52014    时间: 2014-6-10 21:59
片选 ，拉低，不就是不用这个BANK了？
作者: ych634227759    时间: 2014-6-11 08:30
qingtian52014 发表于 2014-6-10 21:59
; _4 o! }! J+ |. ~片选 ，拉低，不就是不用这个BANK了？

$ T# F! u* H- S- J8 ~片选信号是低电平有效的。。。。
作者: mylive    时间: 2014-6-21 09:45
一般用不上DM，直接接地就可以了。( I, q, K. X# O2 V: [$ c! n
A13不接，那你的DDR就是1G的。
作者: ych634227759    时间: 2014-6-21 11:23
mylive 发表于 2014-6-21 09:450 H1 T, F  n$ G6 m
一般用不上DM，直接接地就可以了。& k* q* @! u# Y) S
A13不接，那你的DDR就是1G的。

# J# `7 u* z; v4 U- N$ h" {好的，谢谢！现在已经设计为CS#片选信号拉低，A13正常使用了。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2