EDA365电子工程师网

标题: 前仿真和后仿真 [打印本页]
作者: nelsonys    时间: 2014-5-30 15:37
标题: 前仿真和后仿真
根据【信号/电源完整性仿真分析与实践】一书的定义，
$ u: z$ y4 Q( L4 f$ l* ^前仿真：
2 |  _/ Z$ M, P, H8 t在PCB布局布线之前，对原理图中的高速信号进行”What-if"仿真，考察信号在虚拟（或者预定义）的层叠结构下和布线参数下的信号传输效果，帮助设计者在所有可能的布线参数下，得出一组适合当前电路的PCB叠层结构、布线参数的高速设计规则（线宽、线长和间距）。最终目的是在缺少实际的PCB叠层结构和布线参数的情况下，依靠SI工程师对设计的理解，通过对最终PCB产品实际参数的近似估计，对设计中的重要网络和所关心的内容进行仿真，得出设计规则，指导PCB Layout工程师进行设计。' q$ x1 u( l' T, ?

$ r. G# j2 |( t" k7 q6 u后仿真：
8 O& }6 y$ V3 o. S1 H# T验证前仿真得到的设计约束的正确性。在加入实际的布线参数后，后仿真从新验证当前的SI设计约束和信号质量，如反射噪声、振铃、串扰和地弹等，同时尽可能发现在布线前仿真中被忽视的SI问题。因为布线后分析是基于实现物理板图数据而不是预测的数据或者模型，因此它可以得到更精确的仿真效果，并对前仿真中不可实现的布线规则加以改正。5 K( Y/ L$ m" T( T
; c9 L% E- A" m
前仿真再怎么说也是一个估计过程，估计得准确与否，很多时候依赖工程师的经验和知识，而且很多时候PCB Layout工程师都无法遵守的。既然如此，与其花时间在做符合理论的预计设计，不如去掉这一项，改成进行后仿真的”前仿真“，换句话说，直接布线（主要信号），基于实际物理板图数据进行建模仿真，从而得出更趋近于现实情况的设计约束，不是来的更高效，更有意义吗？
作者: xuexiyixia    时间: 2014-6-3 19:09
这样理解是不正确的，PCB工程师的一些布局布线约束是怎么来的？一方面是经验的积累，另一方面就是通过前仿真的结果得来的，一个有经验的SI工程师做前仿真和后仿真结果不会有大的差别，只里面涉及了一些建模方法和经验。前仿真作为产生约束条件的依据，预测到最差的布局布线情况信号是怎么样的，而后仿真作为前仿真以及产品投板前的验证，两者缺一不可。当然，比较简单的项目除外。
作者: nelsonys    时间: 2014-6-4 08:54
请问一下您是怎么进行前仿真的呢？能否分享一下? 先做电路图的理论仿真？
作者: 于争    时间: 2014-6-4 09:42
很多时候没有前仿真是不可想象的。前仿真（或更准确的说应该是前期风险评估）能规避掉最大的麻烦。有些设计方案注定会失败的，如果前期一无所知，设计完了才发现，什么都晚了，在系统级设计上尤其明显。
0 G6 b5 e2 G6 Z6 e
+ `+ w  {4 ?7 G拿多数人都熟悉的单板设计来说，有些板子布线密度很高，布线结束后才发现有些地方不行再去改，可是怎么改，牵一发而动全身，修改一个网络可能需要改动几十上百的网络，简直就是一场噩梦。+ y4 L$ }/ ^1 Y' y. u  ~. g
1 p! W9 \* C/ X$ v* Q6 s
前期评估（包括仿真）排除大部分风险点，让整个设计在一个稳健的框架下进行，至少不会出现无法挽回的错误，后仿真进一步排除风险增加成功率，同时进一步仔细评估前仿真无法考虑的重要细节。3 ~3 v- A. q# h! |

/ t" R; g9 b( W' v前仿真、后仿真一样重要，当然除了仿真之外还有大量的工作要做。SI 设计是一个系统工程。
作者: nelsonys    时间: 2014-6-6 11:38
于博士，
* h1 l5 h6 C* g9 t9 F! ]% l: ^/ b# ~! ~- X! G* W! x
请教一下已经成熟的技术如DDR3等还需要怎么进行前仿真呢？拓扑基本没太多变化，能够在前仿真预计出DQ-DQS之间的所能容许的时延吗？比如说2mm, 1mm, 0.5mm...
作者: 于争    时间: 2014-6-8 12:46
nelsonys 发表于 2014-6-6 11:38
6 U; H: X/ c- n4 r3 [2 E于博士，* L; x  r5 g2 x1 c( b7 g/ a. U

; c5 @# ]/ K& p2 @- `/ L  V( u请教一下已经成熟的技术如DDR3等还需要怎么进行前仿真呢？拓扑基本没太多变化，能够在前仿真预 ...
# Q) o# ?" Q6 q: I. o8 |
“已经成熟的技术如DDR3”，我不知道这句话从何谈起。9 z0 |. b( s/ M  p# x/ ~2 d
DDR貌似很多设计指导类的东西，几乎每个设计硬件的人都知道，但是为什么大把大把的案例都跑不到全速率？% w- n  r" _- C# F6 g0 S  ?  v4 ~. o
拓扑一样，但结果不一定一样。
7 C% b& Z6 l5 R/ x  M  F& ^/ k8 k8 v; \! W; D3 M

) `; Y# d" _7 k% x2 H" I* p" g( h
# X. @+ i% B9 X* g. V5 x5 @

' A& |( {4 |( S0 U; w2 G
作者: nelsonys    时间: 2014-6-9 11:39
看來沒有真正的實踐過, 還是沒辦法知道當中的難點, 光靠推測和書中的資訊顯然行不通...



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2