EDA365电子工程师网

标题: 深圳某公司高级layout工程师面试题目,看看你会几题。 [打印本页]
作者: jimmy    时间: 2014-5-29 15:58
标题: 深圳某公司高级layout工程师面试题目,看看你会几题。
本帖最后由 jimmy 于 2014-7-3 09:35 编辑
: M8 A0 }% a# E" h1 ?* V4 \  H$ ~  {  n* z& |6 ]
深圳某公司高级layout工程师面试题目，看看你会几题。# u  {; ?# C) e' G

+ ~. h0 ]& O8 q$ w5 R2 M是拉线工人，还是布线工程师，还是PCB高级工程师，看看你们平时的积累如何。# G; t6 o& d8 }# H& a1 V
* G4 Y$ X% r8 f5 W
(回复超过100页公布标准答案）
5 r$ G+ {3 A! R7 Y5 i5 C
/ {; B# |9 @* }9 e. v1，PCB上的阻抗怎么控制？
* n; t+ c7 P# r5 i6 j! _- ]4 R: i5 D) }/ E" L
2，信号线的传输速率是多少？
' ]3 B; I% @6 L' v: }( c5 [; f8 U! _6 m% I- k( ?9 O  {: ^
3，CMOS器件输入管脚在电路中要如何处理？为什么？. Z: z' |0 g, P/ A
& B6 L( m8 z( l0 q0 l9 F4 r
4，TTL电路不能直接驱动CMOS电路的原因是什么？
- y5 a# i5 `# z$ Z+ A2 |: ?
1 [. H6 H4 L6 `; e5，较长的时钟信号要走带状线的原因是什么？8 g( f# n% j2 P+ w" D
9 {$ `, @& k8 Y  P& A5 V7 ]* z
6，四片DDR2顶底对贴布局需要注意哪些方面？试讲出其中六点。7 c: n+ @  Z5 e: e% P( b

5 {4 W# ^: v1 B6 i1 ^7，ODT信号有什么作用？layout应如何处理？* r/ N- r& o) L0 H( Y
0 ]  K* ]1 f9 K4 @
8，VTT和VREF是否能共用？为什么？: J4 D. ^% F  J$ }6 Y
1 A) o+ o/ J& y5 `; x3 B* e/ u
9，DDR3的最高工作频率是多少？
! N0 ~6 G) s6 h7 ~% k
* Z# Z/ O0 k& b" z7 Y% Z2 \& Y10，多片DDR3为什么优先走fly-by拓扑？
' e6 e/ Y  O" _" y' K* S  x4 E! h$ J1 X) ]- D' ~5 d. B  F+ p/ \
***********************************************
( ]/ z0 _0 o! \2 H9 Q" K& {8 ?( M6 g3 a/ x3 b9 f
“PCB设计师职业规划与思考”  0 t) z& k+ J; u: V
5 G) }1 i/ g# k- T; ~- h# [7 ~: |
6 P7 e& _. o$ r, G. s# \
# |5 b! R+ S3 _
***********************************************( n/ p  j" t6 [2 v' Y1 g% s' ]

0 D4 ?$ k: ^! k; ~5 Z2 [关于答案，敬请关注5月31日的EDA365培训活动系列~
/ M# [4 O- A/ `, _& f# c- H; l# I# c9 X6 x$ T6 w
或回复超过100页将公布标准答案！
' d. b7 Y1 c0 G
# l) N; o% K( O5 Z6 R. M' q" F. x***********************************************
作者: sikixu    时间: 2014-5-29 16:06
看了以后就知道自己该做啥了
作者: 追求宁静    时间: 2014-5-29 16:32
顶一下先，还真没一道题会。看来路途遥远啊
作者: rxcc    时间: 2014-5-29 16:43
坐等大师讲解
作者: fengxue    时间: 2014-5-29 17:10
坐等讲解
作者: mrx171257    时间: 2014-5-29 17:10
都有那么点印象，学过，只有两三题解释得下来。。。面墙查答案去。。。
作者: yuyengqing    时间: 2014-5-29 17:16
坐等正确答案
作者: fallen    时间: 2014-5-29 17:21
我就根据自己的认识来做一下- y, o4 p0 ^9 h
1 PCB的阻抗怎么控制
! u! d( `5 Q% R5 G  跟阻抗有关的参数有：铜箔的厚度，走线的宽度，板子的介电参数，参考层的高度，如果是共面波模型还跟参考面的间距有关系。控制阻抗就要确保这些精度。另外在制造或者其他的因素下造成的阻抗不连续，可以使用串接电阻来吸收反射。/ G& l) a2 V! \: {

/ z. o6 H" }; F& ~' v2 信号线的传输速率是多少？
# d4 p- |- L* N5 Q$ |; Z$ v   这个不知道考的啥？我知道信号的传输速度是接近光速。不同的信号，传输的速率是不一样的。* x6 @( B5 V9 @6 b

# E7 i7 C8 m. ?+ `8 n% C+ ]/ p, y' r3 CMOS器件输入管脚在电路中要如何处理？为什么？+ z2 g  m, n# P5 ?/ Y; ~
   需要在输入管脚串电阻或者并联电容，因为CMOS的输入端阻抗很高，对静电很敏感# n/ S/ _/ I" Q0 R/ c
% v! R- k4 q. I5 w( V. f
4 TTL电路不能直接驱动CMOS电路的原因是什么？6 Z& r5 t' t" v2 m+ ^! U" K( e- [4 h
   电压不匹配，TTL的H>=2.4V,L=<0.4V    CMOS的H>=0.8*VCC，L<=0.1*VCC) s: N! `; F3 ^; \4 J, V" e

" q1 k) ]% |" I7 L5 G# [5 较长的时钟信号要走带状线的原因是什么？
2 x) C+ T& j7 x8 R+ z   带状线指两边都有参考平面的传输线,这个是定义。周期性的时钟线具有很强的辐射能力，当走线长了之后，更容易辐射。所以走成带状线那么可以减少辐射。
4 ~% t. `6 h( n; E* }0 ?$ Y; @* z- _/ z* P
6  四片DDR2顶底对贴布局需要注意哪些方面？试讲出其中六点。
( p9 ?* u# z4 ~3 e    没有弄过，不敢发表意见。$ X& _' c4 ?' s3 G! b( ?( J

6 O1 y; [1 }) f7  ODT信号有什么作用？layout应如何处理？
0 _9 P  y8 V1 C" p' |) ?6 V    ODT信号用来开启ODT功能，主IC的是输出，DDR2的是输入。由于是控制线，跟其他的控制线等长。; S5 q2 ?4 e" m/ J

" O4 [: i: i6 g" W5 _2 p8  VTT和VREF是否能共用？为什么？% @' a4 @. s% i! _
    不能，电流大小不一样。两个电压都是一样，但是VTT是给终结电阻供电的，电流比较大，干扰也比较大。而VREF是给参考电压用的，电流很小，电压的精度要求高。最好分开。
# \, z' n1 i5 u. i" b3 j; x' z, y# m/ j, t# C9 U4 t/ p
剩下两个都不知道。
/ f9 \- I& c& N) B9 _   
) W7 ~4 \8 e( s. \# ~: t1 u! x4 a$ N4 K! |% O9 N
  ~: `0 K! N! \1 B# o
   & P, M# Z" p, a% n" X) W
1 _, L& x) u' W+ |" d
6 M0 ?  l2 y" A/ v/ U8 L1 V
作者: yuyengqing    时间: 2014-5-29 17:23
哎，楼上的能答得这样感觉都好厉害了。
作者: lingyun08    时间: 2014-5-29 18:10
顶8楼的，添加一下，
! l! x" z- e, u% x1 F, |% ]" v2，信号速率V=11.8/Er^0.5 inch/ns，Er是板材相对介电常数，11.8inch/ns是电磁波在真空中传输速率
1 A6 a8 ~- ~+ p$ s3.补充就是CMOS输入管脚阻抗高，管脚对外界干扰信号敏感，一般上拉接电源或下拉接地。% W7 }& Q( P8 ^7 Q5 K) S
9 .DDR3最高工作频率1600Mhz
  k: ^5 n! I5 ^: X* I5 x! E0 s4 M/ ]10，还是等大师来精确解答
作者: lingyun08    时间: 2014-5-29 18:14
对于第8题，一般电路中即使两个不同电源电压相同，但是也不直接共用的，相互之间易干扰，对系统稳定性也容易造成影响
作者: cx123    时间: 2014-5-29 18:52
论坛里果然高手如云
作者: lzscan    时间: 2014-5-29 18:57
尝试着答一答。
' }" h/ W) y7 c0 A( W8 j, D3 l+ \1，pcb上的阻抗怎么控制？( z2 ?6 s( G7 @; m0 y: z- r
阻抗受很多因素影响，单端线受线宽、介电参数、叠层厚度影响（我们一般给制版厂算，然后我们遵守），差分还受线距影响。
" A5 a% `* V( p! C, g# ~5 d  n2，信号线的传输速率是多少？( p1 A# C3 _5 r8 ?6 o
我们一般估计是6inch/ns 。但是不同介电常数的速度不一样、微带线比带状线快。
9 p! e5 x9 z) n  E4 u" M* Z+ |1 ?3，CMOS器件输入管脚在电路中要如何处理？为什么？$ i, l4 W* g  P( ^: }+ Q6 I
我印象中好像没有专门因为是CMOS器件而作处理。输入处理主要考虑电平标准和信号边缘。6 _3 I; p0 i9 v. B7 ?* x4 D
4，TTL电路不能直接驱动CMOS电路的原因是什么？
5 E+ \' K% J; M: B基本没用过TTL电平的器件。8楼说电平标准不一样，但是CMOS也有不同的电平标准。接信号前还是得确认输入电压电流是否正确。6 k8 o# ~+ ?5 T- \* H  @: t, b
5，较长的时钟信号要走带状线的原因是什么？) Y( X0 l) ]: y) P+ U, k$ s& c8 s
除8楼的原因外，我觉得应该还有时钟是重要敏感信号，怕外部干扰。另外近期刚看到，带状线的远端串扰近似为0（《信号完整性揭秘-于博士SI设计手记》于争）。我想这也是个优势。
& b1 y3 ~3 C( `! b% B- v/ |6，四片DDR2顶底对贴布局需要注意哪些方面？试讲出其中六点。
4 D: [3 R7 P( S3 W) i( V$ u没有布过。只布过单层的。2 ~- d& t1 v9 |. o* Y9 J( b& t
7，ODT信号有什么作用？layout应如何处理？)
4 n, g1 [, B( L8 g片上端接选择。在双向数据线中用（个人理解因为是双向，所以有时候需要端接有时候不需要）。4 A# I" I2 ~9 j
layout要求如8楼。
6 q3 |- K1 t/ B7 O4 d  l: x8，VTT和VREF是否能共用？为什么？
) O  ~: f% p' w+ l5 z5 K不能共用，VREF是参考电压，VTT是端接电压。VTT电压在内存操作的过程中会有很大噪声。
6 }& `! i( N% X$ d0 x& s9，DDR3的最高工作频率是多少？
9 B2 d8 P3 E; \) Z$ E2000MHz(百度百科）8 @2 ?' C5 p- N6 @0 u
10，多片DDR3为什么优先走fly-by拓扑？  C0 v3 @2 k& O3 B# G) K
fly-by如菊花链，减少分叉长度。个人理解分支很短的话类似集总线了。前面的芯片对后面的芯片影响小（肯定还是有影响的），后面的芯片对前面的影响大。) m& ^: H4 B$ C+ [  h

: N' P) H9 L7 V9 J! A有不对的话请版主赐教。
作者: 电子_蔡鸟    时间: 2014-5-29 21:22
学习了         
作者: dai20015    时间: 2014-5-29 22:21
学习了，不错
作者: s14736154    时间: 2014-5-30 09:29
平时在资料上看到这样的解说，也是走马观花，坐等讲解，努力学习！！！
作者: lucas7246    时间: 2014-5-30 13:17
大大們果然利害學習了
作者: xsl326835    时间: 2014-5-30 13:33
来学习的！
作者: shj学海无涯    时间: 2014-5-30 13:51
看了大神们的解说，感觉自己弱爆了
作者: 慕小北    时间: 2014-5-30 13:55
坐等讲解，努力学习
作者: xiaomujie    时间: 2014-5-30 13:58
关注中
作者: ping624    时间: 2014-5-30 15:22
标记好帖，等讲解
作者: zhangtao2    时间: 2014-5-30 15:40
来个高手指点一下啊，看了一下也就能回答一部分
作者: willyeing    时间: 2014-5-30 16:35
努力学习中，DDR3最高速率2167MHz，据说能做到2667MHz都有成功的，MTK论文中有提及。
作者: mengzhuhao    时间: 2014-5-30 19:00
1，pcb上的阻抗怎么控制？5 X$ T' c, A  F$ p: h
阻抗只跟走线截面的物理结构有关系，使用SI9000可以完全胜任这个，参数的具体控制还要要了解制板厂的加工工艺与能力
. W( d; }$ `, ~
; c0 @; A% S  S/ l$ U2，信号线的传输速率是多少？9 Z4 S/ ~" v5 B# Q, ~  y4 k
跟使用的介电常数密切相关8 ]5 n: A# R1 D9 O4 t
( |% T8 I5 F8 w9 C7 W0 R
3，CMOS器件输入管脚在电路中要如何处理？为什么？7 p3 I# w) b4 c: Z" ~
不要悬空使用，增加端接匹配电阻，输入电流大容易烧坏7 k% t5 h  Q: W7 k

2 i5 E( I4 U- P0 x) ^4，TTL电路不能直接驱动CMOS电路的原因是什么？
! X1 @+ v# d: W" \! W工作电平不同，如果非得串联使用记得加上大电阻限流也是可以凑合用的
4 L7 ~/ ^; S( O3 j1 }% Q( M$ N5 U% e8 J" A
5，较长的时钟信号要走带状线的原因是什么？" q3 I4 B# o- \; ^* c0 T
就是减少辐射与屏蔽) V8 \1 w& D# @9 H" ]  h9 E
, R2 H; g% y9 b8 A. A6 L
10，多片DDR3为什么优先走fly-by拓扑？5 M& ~; p# \& n+ u& ]9 O

. e0 y: M! m9 f3 ~/ G9 q就是提高信号完整性，无它
作者: Apollo_927    时间: 2014-5-31 15:02
感觉自己是个小学生！
作者: sony365    时间: 2014-5-31 16:40
lingyun08 发表于 2014-5-29 18:10
$ U/ S8 Z* x+ F3 Y  q顶8楼的，添加一下，
- n+ J& J- ]6 Q. U4 S/ |2，信号速率V=11.8/Er^0.5 inch/ns，Er是板材相对介电常数，11.8inch/ns是电磁波在真 ...

1 d) H* z" }3 ?1 V3 JDDR3的目前用过最高速度的是双时钟沿2133
作者: liushaowanwan    时间: 2014-5-31 16:44
我也感觉自己弱爆了
作者: 40650229    时间: 2014-5-31 21:36
好多高手啊，学习了，虽然我做SI的
作者: 15818550922    时间: 2014-6-1 09:52
一题我都不会，这么说工程师还没入门
作者: 15818550922    时间: 2014-6-1 09:53
坐等版本正确答案，学习下，便以后的路好走
作者: 张湘岳    时间: 2014-6-1 18:40
两年拉线工试一下。& y+ w; Y% m/ S( v" F8 m; ]5 Z0 a
1，pcb上的阻抗怎么控制？7 E6 j; }* v3 w# t8 q! @
板材、板厚度、PP片厚度、线宽（差分线线距）来控制信号线阻抗。
$ l6 I' h+ m+ u( g4 B1 v& ?2，信号线的传输速率是多少？% D& X- I) ]3 I: @$ T
约等于 Er^0.5*光速4 r) o/ }5 a# V9 d
3，CMOS器件输入管脚在电路中要如何处理？为什么？
6 e, t2 n9 d( i" s% p$ P6 o& s1 j接上拉或者下拉电阻，输入高阻。
5 L% I( Q& u6 y" F  [8 t4，TTL电路不能直接驱动CMOS电路的原因是什么？8 m7 u+ Q- M$ M0 e/ t4 ?  {
TTL跟CMOS定义高低电平不同。TTL 高>2.4V，低电平<0.4V;CMOS VCC 0V2 @9 O, V* r! q( }( @' ~
5，较长的时钟信号要走带状线的原因是什么？
9 D0 B& a1 p$ {$ g/ Y/ s长的时钟信号容易被干扰也容易干扰其他信号，带状线一般上下两层都有屏蔽层。
; k5 u  k5 e1 V& l/ ^* H- ^6，四片DDR2顶底对贴布局需要注意哪些方面？试讲出其中六点。
' J/ X7 ^5 {; g2 u6 [$ P要错开两排焊盘吧
- x; ~* c5 I& \: b+ `  J0 F1 2跟3 4中间距离远点，中间还是要T点，两两菊花链。跟核芯基本成对称
5 X. W4 J$ J: W# L末端匹配靠近两两中间的T点，时钟匹配靠近DDR; P. y1 {. ~; X' Q: o6 k. x! I+ \
其他没有太多要求吧，跟核芯距离适当点。' {* r. O* J, |6 t, ]2 _+ [
7，ODT信号有什么作用？layout应如何处理？/ d* R  P( D. c8 m5 {% F8 t9 Y
ODT就相当于一个末端匹配。跟地址控制一起等长。
$ O4 Y  i- C# h0 x5 f* M8，VTT和VREF是否能共用？为什么？
8 z" r$ W9 J7 z3 X! X/ D$ o不可以。VTT一般是给终端电阻用的，VREF精度要求高，共用容易被干扰。- Z8 y7 A8 D# d# e' x
9，DDR3的最高工作频率是多少？
2 i' ]7 \1 y8 }: G- T8 K- T9 J; \1.6G？  s8 d; i% H. \8 R% Q' q
10，多片DDR3为什么优先走fly-by拓扑？- |; E9 d9 q- t- g) f8 R. a9 P
也有走星型的，只是从信号完整性来看fly-by更好。
作者: 螃蟹爱柳    时间: 2014-6-1 23:19
MARK。
作者: 电子_蔡鸟    时间: 2014-6-4 22:54
座等jimmy 大师解答……
作者: 杜晓    时间: 2014-6-5 09:48
这个必须支持。
作者: 追求宁静    时间: 2014-6-6 08:50
顶一下，坐等大师回答
作者: Floater    时间: 2014-6-6 09:30
学习了
作者: bingshuihuo    时间: 2014-6-10 08:36
学习了 ，谢谢大家乐于解答
作者: ycw    时间: 2014-6-10 09:36
学习了，
作者: dengfeiluck    时间: 2014-6-26 14:22
一个都不懂，
作者: cloudy1205    时间: 2014-6-26 20:45
看完題目才知自己實力有多少?
作者: 紫烟    时间: 2014-6-27 09:59
学习了
作者: wbm03yd2    时间: 2014-6-27 12:03
看了题目感觉自己太无知，前途一片迷茫，得加强学习
作者: 与你同行    时间: 2014-6-27 15:41
大师怎么还不公布标准答案！
作者: seawater    时间: 2014-7-2 22:11
我只知道第一题，感觉自己白学了。果然还是小白
作者: sketty    时间: 2014-7-7 15:52
標準答案在哪里~~~~~~~~~~~~~~~~~~~~
作者: jimmy    时间: 2014-9-17 12:30
(回复超过100页公布标准答案）
作者: xingln-pads    时间: 2014-9-17 15:16
这些面试题应该属于硬件工程师范畴啊，我们这些layout都弱爆了
作者: pan_zq    时间: 2014-9-17 16:49
顶一下，等jimmy大神给答案
作者: zxf    时间: 2014-9-17 20:46
100页到了，公布标准答案吧
作者: Saturday    时间: 2014-9-18 09:30
为了让jimm公布答案，必须顶起来
作者: yamazakiryuji    时间: 2014-9-18 10:26
一般的FR4材料的PCB板中内层信号的传输速度为180ps/inch(1inch=1000mil=2.54cm)。表层一般要视情况而定，一般介于140与170之间。
作者: yamazakiryuji    时间: 2014-9-18 10:39
本帖最后由 yamazakiryuji 于 2014-9-18 10:41 编辑
9 F' W! ^7 b, s2 w  Z& @9 E" f3 H+ r6 R, \: g' }, e) g2 r
早些年的作品SHOW一下，自己觉得拗造型拗的不错，觉得好的请赞一个。。。
0 \' G1 @; l- y& `# f+ H4 i本本上1GB gDDR3 64bit 8片显存。,注意是gDDR3,不是GDDR3，有区别的哦。/ x1 f8 V2 R) L
3 W8 N: P( D9 p. \
- ]/ D- ^! R9 q+ r
$ x# H8 B5 Q" `

+ ~4 n; k' Y4 b4 `! [' L5 w( w  i+ V& K

7 x. K( V# r' Y3 O* ^  r. C8 P+ U( y$ a9 s; l" o# _

& ^. T! [6 A- p; |9 V: {  n
2 ~& ?5 z. J: Y" ]" n$ F( [' e7 g) `- {* {+ s  S& T7 y) M
4 [& W3 p6 G6 ~2 F6 I& w
' U( }( e- ?$ ?% [& q" I
/ p3 Z. ~2 `$ [- v! Q. P
作者: akiralucky    时间: 2014-9-19 23:26
必须顶，期待答案
作者: PADSVX    时间: 2014-9-22 09:42
学习了，不错
作者: jj9981    时间: 2014-9-22 16:10
100页太遥远了，每天水一贴
作者: 栤焱1030    时间: 2014-9-22 16:42
顶顶看看大神给答案
作者: lj-syp    时间: 2014-9-25 08:29
顶起来啊！一百页还是蛮遥远的
作者: liangkai520    时间: 2014-9-25 08:42
全是高频信号
作者: liangkai520    时间: 2014-9-25 08:46
全是高频信号
作者: ben2383065    时间: 2014-9-25 09:27
我也不会！！！
作者: jj9981    时间: 2014-9-25 09:28
yamazakiryuji 发表于 2014-9-18 10:39- j+ w+ p+ n; {' X  w8 z1 B$ [
早些年的作品SHOW一下，自己觉得拗造型拗的不错，觉得好的请赞一个。。。
2 n* ?4 V' q" `本本上1GB gDDR3 64bit 8片 ...

; Y( a% ^4 G8 ]- w0 O这块板做完要花多长时间
作者: joshcky    时间: 2014-9-25 10:11
难度太高了吧，100楼还差不多。
作者: yamazakiryuji    时间: 2014-9-25 11:12
本帖最后由 yamazakiryuji 于 2014-9-25 11:15 编辑
! V, j8 w, `5 c; [' w% y0 c7 Z
jj9981 发表于 2014-9-25 09:28! B0 D( N/ u0 Z' M# W; V1 {2 I. y
这块板做完要花多长时间
0 w( h5 }* Y; u3 A0 K6 G/ D
. C7 ~8 L  L1 e) M4 J; K: u: p' ?
整一块主板做完，两个人 三周左右。光gddr3和显卡加配线，就要一周。
作者: liangjiatian    时间: 2014-9-28 15:46
学习了！
作者: lxhddt    时间: 2014-10-2 17:29
我也来加一把劲，为了正确答案
作者: xfire    时间: 2014-10-2 17:57
加油!
作者: szguwang    时间: 2014-10-5 21:57
本帖最后由 szguwang 于 2014-10-6 09:58 编辑
5 `, c) {4 [( T0 J) {0 Q; P8 h; r" q+ s# s" T
这哪个公司的题目?# q& u# w0 k6 [" Z
# h& p3 o5 k5 v
第2题 题目应该是错的, 信号线的传输速率根本就是与电路有关, 像USB,跟HDMI传输速率能一样吗?   此题应改为 信号线的传输速度是多少 才对. 出题的人不理解速率与速度的区别.. ^! m4 z2 W- w  C6 n" d0 ?
: h  c; [+ ?4 e7 ~+ y# D1 d! f/ I$ @, A
第3题跟第4题是 硬件工程师的事, 原则上与 Layout工程师关联不太大.
  i% m8 w1 T3 f' ^2 U' N0 u4 J* c5 N( M4 A5 W: _( E9 J( I
第5题不应该出现. 好的layout工程师应尽量避免此问题.  2 H. }5 D) |1 Z

3 y) L) O. j+ K! [, A) _第6题, 几年前的事, 现在没人这样布局, 影响生产直通率. % w  y8 n. b0 L/ i3 _) w

; Y' g+ _5 D$ @4 }7 |第7 , 8 题属于硬件原理级的东西( p) J% b6 D: T+ E+ a: T
' n3 x% B7 z5 m! j2 l# |0 O6 o
第9题, 这个是随时代而变化的, 当初最高是1600, 现在是 2133.  这个还要看那面试的公司是做什么产品的, 如果做的是平板, 他 1600都用不上
9 `% a  Z) \/ B$ m& X  m' F8 e: r. T) x1 |) r
第1题,第10题, 楼上不少人己经讲了, 就是缺少些理论在实际中的表现是什么没讲.
作者: _红妆    时间: 2014-10-8 09:21
什么时候才能刷到一百页呢。。
作者: myl593799546    时间: 2014-10-8 22:55
fallen 发表于 2014-5-29 17:21
7 l- v( A$ Q  T: z+ ~& C我就根据自己的认识来做一下
" ^3 N) ^% A: _1 PCB的阻抗怎么控制
' ?& J# T7 l8 T5 ~) i$ i+ T  跟阻抗有关的参数有：铜箔的厚度，走线的宽度，板子 ...

2 M( p4 A, P9 Ofallen！我又来烦你了！画了个四层板，里面牵涉到摄像头的一些东西，帮忙看看哪里有不对的？网友说3mil线太贵了，我现在BGA部分线改成4mil线，6mil间距。其他地方还需指点下啊。) }5 u0 r9 }7 d* W& C2 j8 c  z5 I

; W& j5 L7 g5 Ehttps://www.eda365.com/thread-101670-1-1.html, r7 S5 E0 d4 R) O
作者: shmidly    时间: 2014-10-9 17:13
++++顶起
作者: xueling2009    时间: 2014-10-22 09:49
盖楼，坐等答案。
作者: flyheart    时间: 2014-10-22 12:56
顶起
作者: xingxudongtj    时间: 2014-10-22 23:30
学习了，跟帖坐等答案！
作者: 桂子    时间: 2014-10-23 10:21
坐等答案
作者: fancyhu    时间: 2014-10-23 15:23
学习了，等待大师公布答案。。。
作者: 没有明天的日子    时间: 2014-10-23 16:08
没有会的，努力学习中。
作者: SPOONY    时间: 2014-10-24 11:27
等待正确答案
作者: 放手一搏    时间: 2014-10-24 12:34
等答案
作者: 放手一搏    时间: 2014-10-24 12:35
大师 求公布
作者: dyw626385    时间: 2014-10-24 15:38
感觉自己弱爆了
作者: jjh4724136    时间: 2014-10-24 21:38
凑数的来了，学习一下。
作者: suzhiyuan0418    时间: 2014-10-25 09:35
原来拉线工都不如啊。。。哎
作者: 追求宁静    时间: 2014-10-27 08:56
努力学习，做一个合格的拉线工
作者: luotuoyushe    时间: 2014-10-27 09:16
差太远了！努力学习呀！
作者: luotuoyushe    时间: 2014-10-27 09:16
差太远了！努力学习呀！
作者: nobodyisme    时间: 2014-10-27 11:56
一百页，有点渺茫啊，不知道要等到何年何月？！
作者: duancaimei100    时间: 2014-10-27 12:43
等待答案呀。
作者: hawkgreen    时间: 2014-11-3 09:39
阻抗相关的问题可以回答，信号传输的问题真不会，TTL和CMOS这个接触过 但是没记住呀...还是需要多记点东西，总是现用 的时候去翻书
作者: joyce180250    时间: 2014-11-3 10:04
等待正确答案
作者: 自由天空    时间: 2014-11-3 15:27
好难啊
作者: tjeduhxq    时间: 2014-11-4 09:15
公布答案吧
作者: joy_show_wb    时间: 2014-11-4 13:49
坐等答案
作者: joy_show_wb    时间: 2014-11-4 14:22
原来我是低等拉线民工
作者: winny    时间: 2014-11-6 15:32
我是个菜鸟，都没涉及到这些问题，求解！
作者: 紫沐筱兮    时间: 2014-11-8 16:25
越来越觉得LAYOUT深不可测
作者: mindray_ty    时间: 2014-11-8 17:01
PCB设计经验告诉我，没有标准答案
作者: Varygod    时间: 2014-11-10 14:33
这么牛逼，了必定
作者: dahe2005    时间: 2014-11-13 14:36
学习一下，坐等高手答案。
作者: meng219902    时间: 2014-11-13 18:20
100楼 公布答案吧



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2