EDA365电子工程师网

标题: 深圳某公司高级layout工程师面试题目,看看你会几题。 [打印本页]
作者: jimmy    时间: 2014-5-29 15:58
标题: 深圳某公司高级layout工程师面试题目,看看你会几题。
本帖最后由 jimmy 于 2014-7-3 09:35 编辑
4 ~% t5 U% O* l% i: t( }: m/ ]. @/ O' }* U- n
深圳某公司高级layout工程师面试题目，看看你会几题。
" N6 s0 W7 _9 q7 l/ D
4 }  p) n5 W- }* v/ G是拉线工人，还是布线工程师，还是PCB高级工程师，看看你们平时的积累如何。' o- F# B. Z( S+ y2 l  F; }

+ ^* V, J1 O! h& ~2 {. N& v(回复超过100页公布标准答案）- n( j" [8 W& F% _$ Z0 @- K

# h& ]* p9 C# Z" w9 @2 D+ ~1，PCB上的阻抗怎么控制？% M! j/ N6 i$ T4 Z- k6 n. v

" l# ]' E- t5 }2，信号线的传输速率是多少？* [! J. n' [- K
" Z9 j- I) O1 G- `% \* }* x0 b
3，CMOS器件输入管脚在电路中要如何处理？为什么？
$ K- ~$ z1 s8 }2 k: B1 T7 ]4 x# V- @" Y0 l0 Y, l: E4 m* X1 g
4，TTL电路不能直接驱动CMOS电路的原因是什么？* `8 A7 d/ d8 I4 q2 f* A/ n
# H; {* I2 w: n0 c2 m4 ?( F
5，较长的时钟信号要走带状线的原因是什么？' B" P* m) M. q  k1 b
3 W6 P. }7 l# j
6，四片DDR2顶底对贴布局需要注意哪些方面？试讲出其中六点。( ?$ n6 I+ w3 ~0 N1 |) G% |
$ o- W; V5 \* p( y% t& e! b2 y
7，ODT信号有什么作用？layout应如何处理？
" G1 E3 S6 W/ m  d8 q8 F# x2 n7 L4 x+ E" F
8，VTT和VREF是否能共用？为什么？4 R( u$ t" d0 Q2 g) b% v3 w2 ]
& F# K  B- w2 B1 B# P0 H. Z
9，DDR3的最高工作频率是多少？
1 q* \( _5 ^& u6 p. n
7 ]0 ~3 V3 b3 y" h3 C- _10，多片DDR3为什么优先走fly-by拓扑？
' ?) y1 M8 {# M9 E, C
( \, _5 |) n; Q***********************************************0 A0 I/ o6 g9 E4 V4 O, {2 H

4 Y4 V7 u' W3 W+ q2 E4 l“PCB设计师职业规划与思考”  ( y5 a$ L8 ~( b8 R7 j

; q! @1 t& g7 ^7 }' d / b7 ^2 F! k' l, W4 x- B. {
8 @# T2 [2 Z' c7 P0 P# o& Y7 o8 G
***********************************************& T3 l) r$ Q" Z

) Z- t7 F9 l8 z$ `4 P$ I7 ~关于答案，敬请关注5月31日的EDA365培训活动系列~( c1 k6 v: a" ~# t& k- r: z
+ r/ n  j% @% L8 v4 F% s
或回复超过100页将公布标准答案！
; Z% e9 ~, o1 K+ t
0 Y! J* I: X: Z0 F2 G# _5 m***********************************************
作者: sikixu    时间: 2014-5-29 16:06
看了以后就知道自己该做啥了
作者: 追求宁静    时间: 2014-5-29 16:32
顶一下先，还真没一道题会。看来路途遥远啊
作者: rxcc    时间: 2014-5-29 16:43
坐等大师讲解
作者: fengxue    时间: 2014-5-29 17:10
坐等讲解
作者: mrx171257    时间: 2014-5-29 17:10
都有那么点印象，学过，只有两三题解释得下来。。。面墙查答案去。。。
作者: yuyengqing    时间: 2014-5-29 17:16
坐等正确答案
作者: fallen    时间: 2014-5-29 17:21
我就根据自己的认识来做一下
, N: q* Z$ P$ v/ b2 v6 P. @* i1 PCB的阻抗怎么控制+ y4 ~# q* O6 _& Z5 @% \
  跟阻抗有关的参数有：铜箔的厚度，走线的宽度，板子的介电参数，参考层的高度，如果是共面波模型还跟参考面的间距有关系。控制阻抗就要确保这些精度。另外在制造或者其他的因素下造成的阻抗不连续，可以使用串接电阻来吸收反射。
  O% l( ?3 U5 ?6 Y
! m2 N7 N" t& f; b- V2 信号线的传输速率是多少？3 u, k5 o) k& b% B
   这个不知道考的啥？我知道信号的传输速度是接近光速。不同的信号，传输的速率是不一样的。
0 Q/ @. b: j7 w) o! ^
# ^$ k0 C1 I/ e( x2 k1 J7 Z3 CMOS器件输入管脚在电路中要如何处理？为什么？
' E7 h6 t, z% A5 g; s: e7 v# ~   需要在输入管脚串电阻或者并联电容，因为CMOS的输入端阻抗很高，对静电很敏感1 `1 {  V. K% t! \/ A
. k7 n, ?3 D. Z
4 TTL电路不能直接驱动CMOS电路的原因是什么？( H2 D& O0 x, A* i3 i6 i" R$ g
   电压不匹配，TTL的H>=2.4V,L=<0.4V    CMOS的H>=0.8*VCC，L<=0.1*VCC0 r' `7 g( W. V5 t" r

% O/ M! ]& B2 u5 较长的时钟信号要走带状线的原因是什么？$ a( B  q$ {# o: Z4 P4 n! [
   带状线指两边都有参考平面的传输线,这个是定义。周期性的时钟线具有很强的辐射能力，当走线长了之后，更容易辐射。所以走成带状线那么可以减少辐射。
* Z$ |5 Y8 x* S" ^5 |! |
) N4 Y" J, x! J7 F- G0 [% _6  四片DDR2顶底对贴布局需要注意哪些方面？试讲出其中六点。. A- z' F  {$ b+ H7 @+ t  _. ?
    没有弄过，不敢发表意见。
! c; U9 u+ t# L8 T) v( C; \3 a! ]4 {/ g+ ?+ R2 _5 @+ u" C1 c; z
7  ODT信号有什么作用？layout应如何处理？
) H! Q* I: U4 a  M  i- {5 U    ODT信号用来开启ODT功能，主IC的是输出，DDR2的是输入。由于是控制线，跟其他的控制线等长。
/ c4 Q( H) o+ k$ L$ I
0 j$ m" Q, Y' J) d" l! E( r8  VTT和VREF是否能共用？为什么？2 U+ z& r3 p3 B6 j
    不能，电流大小不一样。两个电压都是一样，但是VTT是给终结电阻供电的，电流比较大，干扰也比较大。而VREF是给参考电压用的，电流很小，电压的精度要求高。最好分开。
8 A, z+ q# ^0 p
: m4 |  v1 A. q$ o* k7 W( G剩下两个都不知道。' k' O' X/ G9 P; k
   
; a! l9 u, @: H  z  f8 I1 K: |# |2 p' _% j' a* G

& T( Y- X4 \7 |3 o! }4 I9 w4 Y   , h- K  i2 ^$ I
& y' q# M& m0 X8 m- M4 B/ P
; e* O6 l4 M8 Q3 `+ {8 w4 i  O( d
作者: yuyengqing    时间: 2014-5-29 17:23
哎，楼上的能答得这样感觉都好厉害了。
作者: lingyun08    时间: 2014-5-29 18:10
顶8楼的，添加一下，/ y4 }& ?: E4 `* c0 k
2，信号速率V=11.8/Er^0.5 inch/ns，Er是板材相对介电常数，11.8inch/ns是电磁波在真空中传输速率2 }+ {6 {, N$ y* {0 u  H& m
3.补充就是CMOS输入管脚阻抗高，管脚对外界干扰信号敏感，一般上拉接电源或下拉接地。: _' ~  v! V, o# C% ~6 C, W
9 .DDR3最高工作频率1600Mhz
7 x/ E/ o- _7 C* P% p10，还是等大师来精确解答
作者: lingyun08    时间: 2014-5-29 18:14
对于第8题，一般电路中即使两个不同电源电压相同，但是也不直接共用的，相互之间易干扰，对系统稳定性也容易造成影响
作者: cx123    时间: 2014-5-29 18:52
论坛里果然高手如云
作者: lzscan    时间: 2014-5-29 18:57
尝试着答一答。/ k: X' U0 r# n
1，pcb上的阻抗怎么控制？
+ K' W+ a. \, R. }  P阻抗受很多因素影响，单端线受线宽、介电参数、叠层厚度影响（我们一般给制版厂算，然后我们遵守），差分还受线距影响。5 h: B! W6 t7 R  ]
2，信号线的传输速率是多少？4 \# n! {  B. v! H& r6 h( K; b5 Q  E
我们一般估计是6inch/ns 。但是不同介电常数的速度不一样、微带线比带状线快。- w# Z% l) r/ Q: r0 U$ X
3，CMOS器件输入管脚在电路中要如何处理？为什么？
$ U. f6 ^+ E7 q0 D我印象中好像没有专门因为是CMOS器件而作处理。输入处理主要考虑电平标准和信号边缘。
, G4 F+ n! P* j8 I. g4，TTL电路不能直接驱动CMOS电路的原因是什么？4 |7 z1 e' E( @& n
基本没用过TTL电平的器件。8楼说电平标准不一样，但是CMOS也有不同的电平标准。接信号前还是得确认输入电压电流是否正确。
  i/ |* ^. ?4 i: t( M1 C: h5，较长的时钟信号要走带状线的原因是什么？
* D7 J7 S$ J) E9 J0 V除8楼的原因外，我觉得应该还有时钟是重要敏感信号，怕外部干扰。另外近期刚看到，带状线的远端串扰近似为0（《信号完整性揭秘-于博士SI设计手记》于争）。我想这也是个优势。
) Q2 I0 L: E% |+ o* O! r6，四片DDR2顶底对贴布局需要注意哪些方面？试讲出其中六点。
) X' k; o8 B3 B: H8 u- y. J, E- e没有布过。只布过单层的。  F% t- `/ @9 V3 J
7，ODT信号有什么作用？layout应如何处理？)
4 y! }/ ]4 m$ Y* ^片上端接选择。在双向数据线中用（个人理解因为是双向，所以有时候需要端接有时候不需要）。
9 ~7 m+ j) t( q9 {/ M) y0 Glayout要求如8楼。
5 `5 |% K+ L% B# }- l" a; s. L8，VTT和VREF是否能共用？为什么？
: S& L/ ^2 z: y不能共用，VREF是参考电压，VTT是端接电压。VTT电压在内存操作的过程中会有很大噪声。- x% B& R; T1 D
9，DDR3的最高工作频率是多少？
4 r8 f. [1 u/ f! q9 j2000MHz(百度百科）
( w, s. G! y! j9 z& H0 \2 X5 v7 p" W10，多片DDR3为什么优先走fly-by拓扑？
; r( l+ L& y; `( N/ E) ~fly-by如菊花链，减少分叉长度。个人理解分支很短的话类似集总线了。前面的芯片对后面的芯片影响小（肯定还是有影响的），后面的芯片对前面的影响大。6 D+ D7 ~6 {! Q# }5 u; v- I: q8 @

7 d: _4 ~# ]+ g* i' B+ o! }$ b! K有不对的话请版主赐教。
作者: 电子_蔡鸟    时间: 2014-5-29 21:22
学习了         
作者: dai20015    时间: 2014-5-29 22:21
学习了，不错
作者: s14736154    时间: 2014-5-30 09:29
平时在资料上看到这样的解说，也是走马观花，坐等讲解，努力学习！！！
作者: lucas7246    时间: 2014-5-30 13:17
大大們果然利害學習了
作者: xsl326835    时间: 2014-5-30 13:33
来学习的！
作者: shj学海无涯    时间: 2014-5-30 13:51
看了大神们的解说，感觉自己弱爆了
作者: 慕小北    时间: 2014-5-30 13:55
坐等讲解，努力学习
作者: xiaomujie    时间: 2014-5-30 13:58
关注中
作者: ping624    时间: 2014-5-30 15:22
标记好帖，等讲解
作者: zhangtao2    时间: 2014-5-30 15:40
来个高手指点一下啊，看了一下也就能回答一部分
作者: willyeing    时间: 2014-5-30 16:35
努力学习中，DDR3最高速率2167MHz，据说能做到2667MHz都有成功的，MTK论文中有提及。
作者: mengzhuhao    时间: 2014-5-30 19:00
1，pcb上的阻抗怎么控制？
+ R& q8 d  ~6 }' ]: x阻抗只跟走线截面的物理结构有关系，使用SI9000可以完全胜任这个，参数的具体控制还要要了解制板厂的加工工艺与能力
- b) M! N+ d9 @0 y" _8 E
) }2 ]. |7 Q% p. E# Z2，信号线的传输速率是多少？5 Z  d% Z' V4 C5 r
跟使用的介电常数密切相关
$ w# e$ ^' p8 G" F
1 g7 j$ F- j: C: `. p5 U3，CMOS器件输入管脚在电路中要如何处理？为什么？
+ ^1 d- C+ S2 s不要悬空使用，增加端接匹配电阻，输入电流大容易烧坏) c0 ]; W% n; D1 X
7 Y: i( j2 h. _! b
4，TTL电路不能直接驱动CMOS电路的原因是什么？" y* q& L' r1 R
工作电平不同，如果非得串联使用记得加上大电阻限流也是可以凑合用的
( Q9 ~5 @- H/ E! Q: d' p4 A" F
8 C$ q, L7 I+ r! N. N: r5，较长的时钟信号要走带状线的原因是什么？, g$ j3 m: b6 b
就是减少辐射与屏蔽
1 q6 A7 E5 ~5 B! u, g9 k& L. L, u, Q5 U
10，多片DDR3为什么优先走fly-by拓扑？1 \' C# }4 \) q+ u
2 q- [# G1 z5 x8 N: ?  c
就是提高信号完整性，无它
作者: Apollo_927    时间: 2014-5-31 15:02
感觉自己是个小学生！
作者: sony365    时间: 2014-5-31 16:40
lingyun08 发表于 2014-5-29 18:10
( _" O* v) C7 n1 ]7 X顶8楼的，添加一下，
! [+ v$ ?6 C% b$ W, ^4 j2，信号速率V=11.8/Er^0.5 inch/ns，Er是板材相对介电常数，11.8inch/ns是电磁波在真 ...
' t2 C$ t" J1 o. m" }7 _& r
DDR3的目前用过最高速度的是双时钟沿2133
作者: liushaowanwan    时间: 2014-5-31 16:44
我也感觉自己弱爆了
作者: 40650229    时间: 2014-5-31 21:36
好多高手啊，学习了，虽然我做SI的
作者: 15818550922    时间: 2014-6-1 09:52
一题我都不会，这么说工程师还没入门
作者: 15818550922    时间: 2014-6-1 09:53
坐等版本正确答案，学习下，便以后的路好走
作者: 张湘岳    时间: 2014-6-1 18:40
两年拉线工试一下。
2 ]% L! T- [' c- }1，pcb上的阻抗怎么控制？, r# O4 g$ N8 T5 `, P) P, m
板材、板厚度、PP片厚度、线宽（差分线线距）来控制信号线阻抗。# R# P. z' \0 s7 q" @% W2 r
2，信号线的传输速率是多少？5 Z% [5 g5 d+ ]2 @
约等于 Er^0.5*光速8 s, h: ?( Q  j4 Q7 T; j
3，CMOS器件输入管脚在电路中要如何处理？为什么？2 U3 W5 u5 z' ^, F$ t: }! Y
接上拉或者下拉电阻，输入高阻。% ~: p- s4 h* i5 W9 o
4，TTL电路不能直接驱动CMOS电路的原因是什么？5 k+ [! B% d2 m- R& V7 ^$ h
TTL跟CMOS定义高低电平不同。TTL 高>2.4V，低电平<0.4V;CMOS VCC 0V
3 p" A- n7 b3 ^/ ?5，较长的时钟信号要走带状线的原因是什么？6 @4 F: t& L: W1 Z7 R
长的时钟信号容易被干扰也容易干扰其他信号，带状线一般上下两层都有屏蔽层。4 d' |) D  C+ x8 i3 }5 ?! `( c7 O1 B
6，四片DDR2顶底对贴布局需要注意哪些方面？试讲出其中六点。, g! f& h( g  b1 t* i- M1 _
要错开两排焊盘吧" ]0 a3 P/ n% n+ n
1 2跟3 4中间距离远点，中间还是要T点，两两菊花链。跟核芯基本成对称
9 A' n+ w% j) c3 M  Y末端匹配靠近两两中间的T点，时钟匹配靠近DDR; j3 x6 W$ ]8 m' e3 w/ |& D
其他没有太多要求吧，跟核芯距离适当点。4 K  s% B1 e! ?: E6 [+ @
7，ODT信号有什么作用？layout应如何处理？# H. s3 j8 g3 Q- j2 K2 {: m* V
ODT就相当于一个末端匹配。跟地址控制一起等长。% k; U* p+ e: |. s+ n
8，VTT和VREF是否能共用？为什么？* h7 g- I4 E# P
不可以。VTT一般是给终端电阻用的，VREF精度要求高，共用容易被干扰。; H8 h! I1 V$ K) n
9，DDR3的最高工作频率是多少？9 P2 G6 B3 }, G6 c# g
1.6G？
7 M$ N5 X# p' [  S& F) a10，多片DDR3为什么优先走fly-by拓扑？
% c+ Y( e! e7 i% k! V; e1 I1 f: y也有走星型的，只是从信号完整性来看fly-by更好。
作者: 螃蟹爱柳    时间: 2014-6-1 23:19
MARK。
作者: 电子_蔡鸟    时间: 2014-6-4 22:54
座等jimmy 大师解答……
作者: 杜晓    时间: 2014-6-5 09:48
这个必须支持。
作者: 追求宁静    时间: 2014-6-6 08:50
顶一下，坐等大师回答
作者: Floater    时间: 2014-6-6 09:30
学习了
作者: bingshuihuo    时间: 2014-6-10 08:36
学习了 ，谢谢大家乐于解答
作者: ycw    时间: 2014-6-10 09:36
学习了，
作者: dengfeiluck    时间: 2014-6-26 14:22
一个都不懂，
作者: cloudy1205    时间: 2014-6-26 20:45
看完題目才知自己實力有多少?
作者: 紫烟    时间: 2014-6-27 09:59
学习了
作者: wbm03yd2    时间: 2014-6-27 12:03
看了题目感觉自己太无知，前途一片迷茫，得加强学习
作者: 与你同行    时间: 2014-6-27 15:41
大师怎么还不公布标准答案！
作者: seawater    时间: 2014-7-2 22:11
我只知道第一题，感觉自己白学了。果然还是小白
作者: sketty    时间: 2014-7-7 15:52
標準答案在哪里~~~~~~~~~~~~~~~~~~~~
作者: jimmy    时间: 2014-9-17 12:30
(回复超过100页公布标准答案）
作者: xingln-pads    时间: 2014-9-17 15:16
这些面试题应该属于硬件工程师范畴啊，我们这些layout都弱爆了
作者: pan_zq    时间: 2014-9-17 16:49
顶一下，等jimmy大神给答案
作者: zxf    时间: 2014-9-17 20:46
100页到了，公布标准答案吧
作者: Saturday    时间: 2014-9-18 09:30
为了让jimm公布答案，必须顶起来
作者: yamazakiryuji    时间: 2014-9-18 10:26
一般的FR4材料的PCB板中内层信号的传输速度为180ps/inch(1inch=1000mil=2.54cm)。表层一般要视情况而定，一般介于140与170之间。
作者: yamazakiryuji    时间: 2014-9-18 10:39
本帖最后由 yamazakiryuji 于 2014-9-18 10:41 编辑
0 H7 x* E7 U; q5 g" Z: H5 `3 d
! z& V6 C8 \% v9 f早些年的作品SHOW一下，自己觉得拗造型拗的不错，觉得好的请赞一个。。。! a3 a# g! o( d- n
本本上1GB gDDR3 64bit 8片显存。,注意是gDDR3,不是GDDR3，有区别的哦。3 l: X0 T+ e! W' H) K8 N" `4 N

3 V* a3 J, X, P$ H) F* ?$ i
) z! i1 A& r; M) Y) l& E: @: v' Z# J& p
0 E6 \( j& X: B
6 G& Z# p$ k/ J0 Y
- a. {+ L9 l+ c7 ]+ a

8 t/ v* m" Y4 f1 K5 }( M# @
4 m. S- Z+ o5 Z' R, z9 S
3 Z3 s% R/ g9 m: l4 F$ v# s
: \" o9 R: M, H) @( |3 L# v, a* t2 n) }5 h' \3 _6 ^
  I  A# E  \" R3 p& U

" L: `" E5 E% J1 I4 U: |1 Y
作者: akiralucky    时间: 2014-9-19 23:26
必须顶，期待答案
作者: PADSVX    时间: 2014-9-22 09:42
学习了，不错
作者: jj9981    时间: 2014-9-22 16:10
100页太遥远了，每天水一贴
作者: 栤焱1030    时间: 2014-9-22 16:42
顶顶看看大神给答案
作者: lj-syp    时间: 2014-9-25 08:29
顶起来啊！一百页还是蛮遥远的
作者: liangkai520    时间: 2014-9-25 08:42
全是高频信号
作者: liangkai520    时间: 2014-9-25 08:46
全是高频信号
作者: ben2383065    时间: 2014-9-25 09:27
我也不会！！！
作者: jj9981    时间: 2014-9-25 09:28
yamazakiryuji 发表于 2014-9-18 10:39
5 G, ~. H$ m  W- A早些年的作品SHOW一下，自己觉得拗造型拗的不错，觉得好的请赞一个。。。7 Z2 l( q2 C- G+ F
本本上1GB gDDR3 64bit 8片 ...
; F, ]$ T' y! M8 E4 q8 ]8 O0 v
这块板做完要花多长时间
作者: joshcky    时间: 2014-9-25 10:11
难度太高了吧，100楼还差不多。
作者: yamazakiryuji    时间: 2014-9-25 11:12
本帖最后由 yamazakiryuji 于 2014-9-25 11:15 编辑 $ p( A3 w: N$ J+ n; Q" f6 k, ~
jj9981 发表于 2014-9-25 09:28& T+ b2 ]9 e3 u# `% |1 E
这块板做完要花多长时间

+ @- ~7 B' k  u1 d- y8 [& Y
+ q/ {: x9 h  r# m5 W2 S整一块主板做完，两个人 三周左右。光gddr3和显卡加配线，就要一周。
作者: liangjiatian    时间: 2014-9-28 15:46
学习了！
作者: lxhddt    时间: 2014-10-2 17:29
我也来加一把劲，为了正确答案
作者: xfire    时间: 2014-10-2 17:57
加油!
作者: szguwang    时间: 2014-10-5 21:57
本帖最后由 szguwang 于 2014-10-6 09:58 编辑 " [* A' {' d% l+ T$ M

7 W  d8 u  F# k# W9 I0 G3 m这哪个公司的题目?
* E% i" L1 H) X( ]5 P% k! i
8 L6 k3 G" Y. e' s2 x4 }/ d第2题 题目应该是错的, 信号线的传输速率根本就是与电路有关, 像USB,跟HDMI传输速率能一样吗?   此题应改为 信号线的传输速度是多少 才对. 出题的人不理解速率与速度的区别.& S8 Y: @# z* y
2 t) L& s" ~+ q! R# |7 d( g3 h
第3题跟第4题是 硬件工程师的事, 原则上与 Layout工程师关联不太大.! j  x8 s; T7 i$ S
( L* V; Q9 k$ i
第5题不应该出现. 好的layout工程师应尽量避免此问题.  
, |$ _7 [+ d* G3 z+ o- ~/ _: P, O( M, l
第6题, 几年前的事, 现在没人这样布局, 影响生产直通率.
1 X5 i6 u  x$ }9 X
) v' r  t9 L; j1 F  N' Y% w* a第7 , 8 题属于硬件原理级的东西
& |- K; w- n- x6 l9 A$ h7 D! y- F
- F, }6 N$ J3 q3 Z& e& `/ B第9题, 这个是随时代而变化的, 当初最高是1600, 现在是 2133.  这个还要看那面试的公司是做什么产品的, 如果做的是平板, 他 1600都用不上' M' b. d* F- W6 B7 j

) K' T+ @  Q% f. y第1题,第10题, 楼上不少人己经讲了, 就是缺少些理论在实际中的表现是什么没讲.
作者: _红妆    时间: 2014-10-8 09:21
什么时候才能刷到一百页呢。。
作者: myl593799546    时间: 2014-10-8 22:55
fallen 发表于 2014-5-29 17:215 T: \$ P5 J+ N
我就根据自己的认识来做一下
6 P  S6 ]9 F2 T1 PCB的阻抗怎么控制
6 b- T# S4 Z0 t# q# }; o  跟阻抗有关的参数有：铜箔的厚度，走线的宽度，板子 ...

" K. B! J" U& a2 |* I6 m- G# Yfallen！我又来烦你了！画了个四层板，里面牵涉到摄像头的一些东西，帮忙看看哪里有不对的？网友说3mil线太贵了，我现在BGA部分线改成4mil线，6mil间距。其他地方还需指点下啊。2 U: [; Y! @8 x+ I: C& A$ `0 \
+ {( [' n& ]2 P: |9 D8 p3 D, W
https://www.eda365.com/thread-101670-1-1.html' Q7 m! s+ U3 C. @9 L9 p( T
作者: shmidly    时间: 2014-10-9 17:13
++++顶起
作者: xueling2009    时间: 2014-10-22 09:49
盖楼，坐等答案。
作者: flyheart    时间: 2014-10-22 12:56
顶起
作者: xingxudongtj    时间: 2014-10-22 23:30
学习了，跟帖坐等答案！
作者: 桂子    时间: 2014-10-23 10:21
坐等答案
作者: fancyhu    时间: 2014-10-23 15:23
学习了，等待大师公布答案。。。
作者: 没有明天的日子    时间: 2014-10-23 16:08
没有会的，努力学习中。
作者: SPOONY    时间: 2014-10-24 11:27
等待正确答案
作者: 放手一搏    时间: 2014-10-24 12:34
等答案
作者: 放手一搏    时间: 2014-10-24 12:35
大师 求公布
作者: dyw626385    时间: 2014-10-24 15:38
感觉自己弱爆了
作者: jjh4724136    时间: 2014-10-24 21:38
凑数的来了，学习一下。
作者: suzhiyuan0418    时间: 2014-10-25 09:35
原来拉线工都不如啊。。。哎
作者: 追求宁静    时间: 2014-10-27 08:56
努力学习，做一个合格的拉线工
作者: luotuoyushe    时间: 2014-10-27 09:16
差太远了！努力学习呀！
作者: luotuoyushe    时间: 2014-10-27 09:16
差太远了！努力学习呀！
作者: nobodyisme    时间: 2014-10-27 11:56
一百页，有点渺茫啊，不知道要等到何年何月？！
作者: duancaimei100    时间: 2014-10-27 12:43
等待答案呀。
作者: hawkgreen    时间: 2014-11-3 09:39
阻抗相关的问题可以回答，信号传输的问题真不会，TTL和CMOS这个接触过 但是没记住呀...还是需要多记点东西，总是现用 的时候去翻书
作者: joyce180250    时间: 2014-11-3 10:04
等待正确答案
作者: 自由天空    时间: 2014-11-3 15:27
好难啊
作者: tjeduhxq    时间: 2014-11-4 09:15
公布答案吧
作者: joy_show_wb    时间: 2014-11-4 13:49
坐等答案
作者: joy_show_wb    时间: 2014-11-4 14:22
原来我是低等拉线民工
作者: winny    时间: 2014-11-6 15:32
我是个菜鸟，都没涉及到这些问题，求解！
作者: 紫沐筱兮    时间: 2014-11-8 16:25
越来越觉得LAYOUT深不可测
作者: mindray_ty    时间: 2014-11-8 17:01
PCB设计经验告诉我，没有标准答案
作者: Varygod    时间: 2014-11-10 14:33
这么牛逼，了必定
作者: dahe2005    时间: 2014-11-13 14:36
学习一下，坐等高手答案。
作者: meng219902    时间: 2014-11-13 18:20
100楼 公布答案吧



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2