EDA365电子工程师网

标题: FPGA出2片DDR2请教 [打印本页]

---

作者: Aubrey    时间: 2014-4-28 15:09
标题: FPGA出2片DDR2请教

8 P: I8 z0 ^9 D. ^
Altera 484 pin FPGA出2片DDR2，因FPGA脚位对DDR出地址数据线没什么规律，现请教如下
6层板层叠：L1-GND02-L3-POWER-L5-BOTTOM，不想增加层数了。
# w% \! K  p" Y: J8 l" B现在这样处理不知道可不可以：
5 s. a! _, ?5 y! i" Q; W$ y1 d1，时钟线从顶层打孔到L3再经过终端电阻到两片DDR2了。数据线主要L1层，L3层也有。L6层基本没走线了。
9 A+ L9 }# Z: l3 m6 y9 s0 @2，地址线因脚位全部在FPGA内部，1.8V电容在底层占了很大部分位置，所以地址线选择全部走在L5层。
& _3 a) N' L  |( V: w: ]& P- `1 I5 k. T
( M4 ?/ y1 L) w5 W: p! I以上搭配可以不？是否因为L5走地址线的话破坏了L5层的GND？另外时钟线过孔是否太多？
3 C0 ]! V5 V$ }( W
7 c8 o& P3 c/ Y, W8 P& ]1 e" o图中L1绿色，L3紫色，L5灰色，L6蓝色。长度还没调，下图仅大致考虑。
3 m# J: ]3 ^/ Q/ `' R2 `
  N! r* H- r4 ?8 s1 b

---

作者: jimmy    时间: 2014-4-28 15:45
推荐你买一本我的书《PADS9.5实战攻略与高速PCB设计》。里面已经有两片DDR2的设计详细的文字介绍说明以及视频。

---

作者: Aubrey    时间: 2014-4-28 15:57

jimmy 发表于 2014-4-28 15:45
推荐你买一本我的书《PADS9.5实战攻略与高速PCB设计》。里面已经有两片DDR2的设计详细的文字介绍说明以及视 ...

jimmy  ,能帮我解答下不？

---

作者: diqizhandeng    时间: 2015-11-5 12:17
应该解决了吧，没有问我.

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2