EDA365电子工程师网

标题: ddr3 vtt端接问题 [打印本页]

作者: hero1380 时间: 2014-4-17 15:27
标题: ddr3 vtt端接问题
请问ddr3这两种端接方式有什么不同？

vcc.png (25.58 KB, 下载次数: 0)

vtt.png (45.11 KB, 下载次数: 1)

vtt上拉

作者: part99 时间: 2014-4-19 23:14
下面一种好。

作者: honejing 时间: 2014-4-21 11:41
请问ddr3这两种端接方式有什么不同？

上圖直接以電阻分壓來取得 0.75V 的端接電壓 (端接電阻=50 Ohm)，下圖則要另外一組 0.75V VTT電源供給 (端接電阻=39 Ohm)。

作者: hero1380 时间: 2014-4-21 21:05

honejing 发表于 2014-4-21 11:41
# I& \* @4 v% H' x) X+ @请问ddr3这两种端接方式有什么不同？0 D( Y/ d) x- {+ x, Z7 X
上圖直接以電阻分壓來取得 0.75V 的端接電壓 (端接電阻=50 Ohm)， ...

还是觉得没说透，design guide上这两种都出现过，vtt应该比用1v5分压电压纹波更小，电压更准一些。

作者: lvsy 时间: 2014-5-4 13:41
老板应该会比较喜欢第二种，节约成本

作者: hero1380 时间: 2014-5-4 16:57

lvsy 发表于 2014-5-4 13:41+ V4 w# `( `6 i2 Y: o
老板应该会比较喜欢第二种，节约成本

节省了电阻，但是需要单独的vtt芯片供电，其实是增加了成本

作者: kevin890505 时间: 2014-5-5 14:13
戴维南并联终端匹配和简单的并联终端匹配方式之区别。貌似信号完整性一书上有介绍过：
两者都可以实现信号的终端匹配目的，但是前者还相当于一个上拉，一个下拉，提高了系统的噪声容限，同时可以改善信号的质量,使得信号的摆动缩小，而且电平不匹配的时候也可以用这种方式。但是很显然的，这两个电阻无时无刻不需要功耗，故而有些环境不适宜，而且，2>1，在LAYOUT时候会加大处理难度，处理不好，反而会有相反作用，目前较少看到此方式。
后者只有一个上拉，会使信号的逻辑高输出电平下，降低了负载输入端对噪声的免疫能力，但这种设计较前者更为简单，尤其现在高密度时代………………自己查吧，上班了

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)