EDA365电子工程师网

标题: 新手请教。如何用PLL做倍频，altera的Cyclone片子 [打印本页]

作者: lin899211 时间: 2014-4-16 12:47
标题: 新手请教。如何用PLL做倍频，altera的Cyclone片子
新手请教。如何用PLL做倍频，altera的Cyclone片子？
还有是不是倍频一般都用PLL做，用VHDL或verilog做是不是很麻烦？
那么分频一般是用PLL还是用硬件描述语言来做呢？

作者: lvsy 时间: 2014-4-16 13:23
PLL可以产生倍频和分频的时钟，还可以根据需要进行相位偏移，以及满足不同的占空比。倍频时钟产生比较麻烦，一般不用自己写verilog来实现。分频时钟相对简单，容易用verilog实现，但是PLL生成的时钟更牢靠。

作者: lin899211 时间: 2014-4-16 17:21

lvsy 发表于 2014-4-16 13:23
: ^2 s/ U- ?7 V' Q+ F6 QPLL可以产生倍频和分频的时钟，还可以根据需要进行相位偏移，以及满足不同的占空比。倍频时钟产生比较麻烦 ...

谢谢！！！
请教一下，怎样使用PLL做倍频和分频呢？

作者: lvsy 时间: 2014-4-17 08:25

lin899211 发表于 2014-4-16 17:21
3 k4 C" [1 G! O谢谢！！！# W& G- l( o: M1 Q! L; d
请教一下，怎样使用PLL做倍频和分频呢？

这个就容易了，你生成PLL的ip core之后，根据你的需要给PLL一个输入时钟并设置好参数，就可以得到你想要的输出了。具体怎么设，要看文档。

作者: lin899211 时间: 2014-4-17 14:52

lvsy 发表于 2014-4-17 08:25+ u( N* P1 c$ g5 c: C- B
这个就容易了，你生成PLL的ip core之后，根据你的需要给PLL一个输入时钟并设置好参数，就可以得到你想要 ...

谢了

作者: 飞雪逐青 时间: 2014-4-23 10:14
这个都用PLL的！

作者: lin899211 时间: 2014-5-6 10:35

飞雪逐青发表于 2014-4-23 10:14
# n( R, U+ P: K: ~这个都用PLL的！

谢谢，可是如何配置PLL呢？

作者: 飞雪逐青 时间: 2014-5-6 17:33

lin899211 发表于 2014-5-6 10:355 q; B% j( w7 c; W
谢谢，可是如何配置PLL呢？

打开PLL 的IP配置界面，about里有使用文档。
但是一般设计只需要设置PLL的输入时钟频率，使用多少路时钟输出，以及每一路的输出时钟频率就可以了，这些选型英文都很简单的，很容易知道哪个选项是干什么的，实在不行查查英汉词典。
谢谢。

作者: lin899211 时间: 2014-5-8 17:25

飞雪逐青发表于 2014-5-6 17:33
% ?0 z3 c2 H, }打开PLL 的IP配置界面，about里有使用文档。
+ l) [+ O8 y% N. V# R但是一般设计只需要设置PLL的输入时钟频率，使用多少路时钟 ...

非常感谢！！

作者: yangwawa 时间: 2014-5-25 11:24
网上有例程可以下来看一下

作者: zgq800712 时间: 2014-6-9 21:48
晕死...

作者: 技术流 时间: 2014-7-2 17:27
最简单的方法，直接把FAE喊过来！

作者: tzhdamo 时间: 2014-11-5 08:47
提示: 作者被禁止或删除内容自动屏蔽

作者: 蛋黄不会熟 时间: 2015-2-2 18:01

技术流发表于 2014-7-2 17:27* o s% L8 Y1 h/ c1 l+ u2 U
最简单的方法，直接把FAE喊过来！

好方法！

作者: Aubrey 时间: 2015-2-6 15:25

PLL配置详细说明.pdf (664.21 KB, 下载次数: 53)

作者: wumojia 时间: 2015-4-8 22:28
好东西

作者: shenzhou8hao1 时间: 2015-6-23 11:40
谢谢分享

作者: lg2841 时间: 2015-6-23 17:17
各个厂家的软件都会有相应的IP设计软件的

作者: bitwxd 时间: 2015-8-26 10:48
如果频率不在pll锁相环所要求的范围内呢？

作者: ho_bo 时间: 2017-10-28 15:37
谢谢

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)