EDA365电子工程师网

标题: 请问如何从datasheet里面得到fpga 的时序约束参数 [打印本页]
作者: 烂泥桑    时间: 2014-4-16 10:58
标题: 请问如何从datasheet里面得到fpga 的时序约束参数
我是个新手，在看特权同学的视频教程，在看到他的关于时序分析的公开课时，有怎么也想不明白的地方，就来问问，也不知道标题起的会不会文不对题，各位见谅。- [) k# H+ z$ }
2 I# j1 x3 ^" |$ C9 ]
在这一篇文章中：http://www.61ic.com/Technology/embed/201304/48186.html
" U* k- W% R6 h
+ O& o0 m2 ^6 q: M特权给了一个例子，是pin to reg的一个时序例子，我对其中的
) r1 ~6 c! p+ h" v3 @, v) DTco_max = Tpclk – Tsu
6 V, `& }% q6 E0 s
" T5 G1 p7 s/ o; B) K8 t+ k& g: YTco_min = Th
& Y1 ~; V+ m) Q  F% L深感疑惑，希望能得到各位的一些解答，另外以此为契机，也想问问各位是如何通过外部芯片的datasheet得到想要的时序参数，或者各位有没有什么学习文档可以提供，谢谢。

20130422152846707.jpg (25.53 KB, 下载次数: 0)

20130422152846707.jpg
作者: lvsy    时间: 2014-4-16 11:49
本帖最后由 lvsy 于 2014-4-16 12:24 编辑
0 C  p9 A  b. a* }5 k' P! m. P# m/ L) ?
这个图理解起来更容易一些。

timing.jpg (121.76 KB, 下载次数: 7)

timing.jpg

timing.jpg (121.76 KB, 下载次数: 0)

timing.jpg
作者: lvsy    时间: 2014-4-16 12:34
lvsy 发表于 2014-4-16 11:49
( B% I) X0 m7 l这个图理解起来更容易一些。
# `4 N9 M0 L1 p, w9 M
图片怎么这么小？怎么删掉其中一个？
作者: 烂泥桑    时间: 2014-4-16 15:10
lvsy 发表于 2014-4-16 12:344 A8 o( E. F3 |
图片怎么这么小？怎么删掉其中一个？

( a7 Y+ m1 h& I$ l1 V图片确实有点太小，难看，能不能说说图片的出处，我再去找找看。这个图片是关于什么的？
作者: lvsy    时间: 2014-4-16 15:19
烂泥桑 发表于 2014-4-16 15:10" K/ g6 _$ H1 M/ q0 R6 ^
图片确实有点太小，难看，能不能说说图片的出处，我再去找找看。这个图片是关于什么的？

% q- Y, [. a" w9 [. `这个图是关于Tco/Tsu/Th之间的关系，我把整个文档贴上来，你在其中找Figure 1-14。

mnl_timequest_cookbook.pdf

312.89 KB, 下载次数: 14, 下载积分: 威望 -5

作者: 烂泥桑    时间: 2014-4-16 16:10
lvsy 发表于 2014-4-16 15:19
6 o* Y4 u  a( V4 x' @" u这个图是关于Tco/Tsu/Th之间的关系，我把整个文档贴上来，你在其中找Figure 1-14。

) g5 G. \* P4 `感谢，我先去看看。。。
作者: zgq800712    时间: 2014-4-16 18:57
里面有参数的， 你在他手册里查 tsu  tco 会出来
作者: 烂泥桑    时间: 2014-4-16 22:41
zgq800712 发表于 2014-4-16 18:57
' @4 k1 D& b7 Z3 g% M; l里面有参数的， 你在他手册里查 tsu  tco 会出来
' e8 C4 a/ l7 ~" C
朋友，帮人帮到底，你能不能截个时序图，参数图，举例说明一下。我知道是为难了，但还请指点一下，小弟入门不易啊
作者: 烂泥桑    时间: 2014-4-17 16:45
lvsy 发表于 2014-4-16 15:19! i1 v8 k& W; ~9 }& n
这个图是关于Tco/Tsu/Th之间的关系，我把整个文档贴上来，你在其中找Figure 1-14。
" b) X- A& r2 g! Z7 i
最后在自己的YY下，我感觉自己给解释勉强可以接受，这个问题就到此为止了。" G# O! P, J2 \! C' Z0 D
另外我在看你发的文档的时候，可以说看的一头雾水，能请教两个问题吗？
% G0 ~. H. h1 P7 S  |1 ]% Y* y8 h! B3 C4 P0 J
1、文档中那些像是描述语言一样的语句是什么呢，做什么用的？7 u$ }4 m: A  t$ l9 m: _( ?7 b
2 p% g" w: _- N- H! W3 Z
2、文档中提到input_delay和output_delay，我在特权同学的教程里面也有看到，但是这对不同的系统（我的意思是FPGA时钟和外部ASIC的时钟的具体情况），这个input_delay和output_delay是否有同一个或者具体的定义。换句话说，就是当我获得整个系统各项的参数时，如何得知input_delay和output_delay由哪几项参数构成，从而写成表达式呢？
作者: lvsy    时间: 2014-4-17 17:19
烂泥桑 发表于 2014-4-17 16:45/ i1 F' `1 o8 A' q! g- F2 A1 ]
最后在自己的YY下，我感觉自己给解释勉强可以接受，这个问题就到此为止了。
: C" P* p/ D% S' s9 k另外我在看你发的文档的时候 ...

* U  p2 d' s4 @! W+ u+ v8 w1. 那些语句就是约束文件（*.sdc）的格式。
- x' p( N& Z: L2 a5 f: Y+ D4 B2. input_delay和output_delay对于不同的系统定义是一样的，但是具体值是不一样的，要根据跟FPGA相连的外部ASIC的I/O的具体参数来确定。8 f: t  j: i2 r# X  ], r
input_delay和output_delay的最大最小值跟外部器件的Tco/Tsu/Th这些参数相关。
作者: zgq800712    时间: 2014-4-17 20:13
本帖最后由 zgq800712 于 2014-4-17 20:14 编辑 ; n# q3 M, }: r/ e; j7 l6 s
烂泥桑 发表于 2014-4-16 22:41( ^6 V+ ]. k' c/ W* y5 D
朋友，帮人帮到底，你能不能截个时序图，参数图，举例说明一下。我知道是为难了，但还请指点一下，小弟入 ...

) a0 Q% v' P9 d3 O1 E  |' V( T2 E, b, f. Y# o$ Q( R( f
不用查这些了。CPLD 可能综合下100多M,( K( h0 x% I2 S; c! u
FPGA 同一个设计多达到了200多M的Fmax的报告。
- e1 N: o7 }3 }% |# J2 S这些还不满足你的要求？先看看入门的，一步步来看。
; g& Q4 s. z# u9 @2 k  f
. N/ i7 A7 X* o4 k, f0 R! R: B我可以说很多人书说上多说到timequest  ，但是基本多事照手册的来，没多少自己的见地。8 L; X# Q" W$ L9 h% B( r7 o. u2 g
: ~$ G6 h) z- N6 N3 v$ r
HDL 硬件描述语言， 不是C程序设计语言， 好好想下描述语言和设计语言什么区别。. T  M7 j* {8 K9 r
作者: 烂泥桑    时间: 2014-4-17 23:00
本帖最后由 烂泥桑 于 2014-4-17 23:02 编辑
$ k4 f, ~# G" V+ H( {; y7 S/ ~% ~
lvsy 发表于 2014-4-17 17:19
$ `4 f8 E+ _' G* K  W- t- Q9 F1. 那些语句就是约束文件（*.sdc）的格式。/ l. T, }, O! d
2. input_delay和output_delay对于不同的系统定义是一样的， ...
8 l9 t- e# w, ?8 m5 K
& T3 C: L! Y( o( |# H4 ]
朋友你说“对于不同系统的定义是一样的”，这句话的是说他们的含义相同，还是说他们能以同一条表达式表述，只是各项表达式要按具体系统具体分析，得到相应的值？
: `+ W( T# K5 K
8 L9 w, s# J% t) X4 R& M7 a下面两幅图是我看特权同学文档上面的图，关于input_delay，只有一条表达式，他在视频中只说是将fpga外的参数移到不等式的同一边，然后就得到了input_delay,这样的话，我完全感觉不到input_delay到底如何用语言（中文）来表述啊，怎么将input_delay（输入延时？）和[attach]83234[/attach]表达式联想到一起啊。还望版主提点一下

QQ截图20140417225156.jpg (35.77 KB, 下载次数: 0)

全图

全图

QQ截图20140417225210.jpg (28.98 KB, 下载次数: 0)

表达式

表达式

QQ截图20140417230412.jpg (125.12 KB, 下载次数: 0)

QQ截图20140417230412.jpg
作者: lvsy    时间: 2014-4-18 12:50
本帖最后由 lvsy 于 2014-4-18 13:25 编辑
, }: O8 R9 D2 P( t
烂泥桑 发表于 2014-4-17 23:00* a2 e, \/ [& O6 U( c  P
朋友你说“对于不同系统的定义是一样的”，这句话的是说他们的含义相同，还是说他们能以同一条表达式表 ...

% l: }3 O+ i8 I! o+ R- l/ @% ~6 y2 U7 P* g/ [- A6 Q
最大输入延时如下定义：
) X2 m3 `4 ~: Z: |' i- ginput delay max = Board Delay (max) – Board clock skew (min) + Tco(max)  
9 M; d$ n* L6 }% N# g" W; [/ R7 qAltera官方资料是这样表达的：; e: N% D: x$ [! B8 G6 b: ?- k
Input maximum delay= value maximum trace delay for data + tCO of external device – minimum trace delay for clock- w& B. |6 I! i
以你这个图来讲，Tpcb就是Board Delay， Tc2s-Tc2r就是Borad clock skew，也就是trace delay for clock，那么
4 T$ E- Z& Q1 b& H  n; y+ |/ cinput delay max = Tpcb(max) – (Tc2s(min)–Tc2r(max)) + Tco(max)就是成立的，你仔细体会一下。7 i) U$ a8 u8 J

6 |4 O# G* |  P同理得到最小输入延时：6 M1 u' E7 ?6 Z- ~# [
input delay min = Tpcb(min) – (Tc2s(max)–Tc2r(min)) + Tco(min)                  - \: \* y" L2 T6 \; h" a  D: I
6 B  h3 @7 M3 Z, b6 T
$ @! @2 {5 b3 e9 v

5 n" M& _) }' L4 R
8 S) ]8 U9 g* |+ _1 r* ~( o8 {$ v+ a9 J% N, o; t$ c3 _
作者: lvsy    时间: 2014-4-18 13:27
根据
* V( a. j% b1 m4 f; Z! STco_max = Tpclk – Tsu
0 K: _; |3 a3 q9 {' {Tco_min = Th
3 C* D% J, n3 S; q1 S你就可以得到input delay跟Tsu/Th之间的关系
作者: 烂泥桑    时间: 2014-4-18 15:19
lvsy 发表于 2014-4-18 13:27, _2 E# g0 p: e
根据! U( u8 u- X+ G% e$ i' {
Tco_max = Tpclk – Tsu
: G, [6 S* V3 }' W& k' yTco_min = Th
) l8 z! t+ O  J1 B$ Q2 {; I
感谢你的回答。但是我还是有些许疑问! q  p% j4 d( ~
1、“Tc2s-Tc2r就是Borad clock skew”，这个Borad clock skew怎么定义呢，中文应该是板上时钟偏移，但是谁是标准呢？我的意思是为什么是Tc2s-Tc2r，而不是Tc2r-Tc2s?我能不能理解为输入延时和输出延时都是以FPGA去看，以FPGA为标准？
4 I, E! C4 V) w4 D7 O) e) L: v' P# r* h1 \2 }2 `$ \+ p, U$ r
2、
, y0 b  I( R. t! y- x6 ITco_max = Tpclk – Tsu
2 f6 D1 v! p( R- ^% F1 R. c! B+ ~5 yTco_min = Th1 k; |3 S0 K* A* n/ s7 N- ~1 {
是官方给出的吗？能不能说说出自那篇文档啊，我再去看看。  K( w; m$ @4 |* [: }2 g
作者: lvsy    时间: 2014-4-18 16:09
烂泥桑 发表于 2014-4-18 15:19
: u1 h+ H% o* O4 y/ F感谢你的回答。但是我还是有些许疑问
8 L. Z7 Z2 g5 R6 @6 P1、“Tc2s-Tc2r就是Borad clock skew”，这个Borad clock skew怎么 ...

) _6 \7 V, s- F, O& w: t1. Tc2r-Tc2s是以时钟源为参考的，是时钟源达到不同的的器件之间的时间差。, R2 D. D) E1 q4 y2 W
* R/ B# }% ~  g: L9 y9 L1 e3 C3 `# m
2.这不就是你在主贴里要解决的问题吗？参看你自己的一楼内容。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2