EDA365电子工程师网

标题: 请问如何从datasheet里面得到fpga 的时序约束参数 [打印本页]
作者: 烂泥桑    时间: 2014-4-16 10:58
标题: 请问如何从datasheet里面得到fpga 的时序约束参数
我是个新手，在看特权同学的视频教程，在看到他的关于时序分析的公开课时，有怎么也想不明白的地方，就来问问，也不知道标题起的会不会文不对题，各位见谅。
; Y1 s# \2 R) y% W3 r% [' k( f6 B$ M7 x
在这一篇文章中：http://www.61ic.com/Technology/embed/201304/48186.html
. K; d- Y! T! g: N
5 K7 L7 r; r9 r+ j  R& W0 ~特权给了一个例子，是pin to reg的一个时序例子，我对其中的
5 p5 h8 W% D9 @* ]2 jTco_max = Tpclk – Tsu
: X' }  [$ U4 B/ R- \
$ L- g2 }& G# G, `! d: YTco_min = Th
" x$ r5 Y& |9 @! X; ?$ E深感疑惑，希望能得到各位的一些解答，另外以此为契机，也想问问各位是如何通过外部芯片的datasheet得到想要的时序参数，或者各位有没有什么学习文档可以提供，谢谢。

20130422152846707.jpg (25.53 KB, 下载次数: 0)

20130422152846707.jpg
作者: lvsy    时间: 2014-4-16 11:49
本帖最后由 lvsy 于 2014-4-16 12:24 编辑 ' F3 I1 S. O6 }( b. }! [

$ ]1 p4 u2 ~$ D  h  C- o这个图理解起来更容易一些。

timing.jpg (121.76 KB, 下载次数: 7)

timing.jpg

timing.jpg (121.76 KB, 下载次数: 0)

timing.jpg
作者: lvsy    时间: 2014-4-16 12:34
lvsy 发表于 2014-4-16 11:491 _+ y; z# d7 |
这个图理解起来更容易一些。
. Z. j- h/ Q3 ]3 d0 \
图片怎么这么小？怎么删掉其中一个？
作者: 烂泥桑    时间: 2014-4-16 15:10
lvsy 发表于 2014-4-16 12:34
$ g# u; P; O: v0 P! x, p图片怎么这么小？怎么删掉其中一个？

0 I& y" Z' M; ^图片确实有点太小，难看，能不能说说图片的出处，我再去找找看。这个图片是关于什么的？
作者: lvsy    时间: 2014-4-16 15:19
烂泥桑 发表于 2014-4-16 15:10
) y4 G$ O4 J' D+ u5 S图片确实有点太小，难看，能不能说说图片的出处，我再去找找看。这个图片是关于什么的？
. r1 {2 ?8 ~% m7 O1 }' m4 E
这个图是关于Tco/Tsu/Th之间的关系，我把整个文档贴上来，你在其中找Figure 1-14。

mnl_timequest_cookbook.pdf

312.89 KB, 下载次数: 14, 下载积分: 威望 -5

作者: 烂泥桑    时间: 2014-4-16 16:10
lvsy 发表于 2014-4-16 15:19: O. S0 g, `) U$ i
这个图是关于Tco/Tsu/Th之间的关系，我把整个文档贴上来，你在其中找Figure 1-14。

$ y( b" Y9 Y) N2 y, G' G感谢，我先去看看。。。
作者: zgq800712    时间: 2014-4-16 18:57
里面有参数的， 你在他手册里查 tsu  tco 会出来
作者: 烂泥桑    时间: 2014-4-16 22:41
zgq800712 发表于 2014-4-16 18:57- [) U" e& r/ ?( m; z
里面有参数的， 你在他手册里查 tsu  tco 会出来
8 M' w. ~% V) X" r/ b& @
朋友，帮人帮到底，你能不能截个时序图，参数图，举例说明一下。我知道是为难了，但还请指点一下，小弟入门不易啊
作者: 烂泥桑    时间: 2014-4-17 16:45
lvsy 发表于 2014-4-16 15:19
2 b( _. t9 o* u这个图是关于Tco/Tsu/Th之间的关系，我把整个文档贴上来，你在其中找Figure 1-14。
- d7 t3 U1 P5 G- M# x; C" }
最后在自己的YY下，我感觉自己给解释勉强可以接受，这个问题就到此为止了。
5 A& {4 J) ?( Y3 |- V另外我在看你发的文档的时候，可以说看的一头雾水，能请教两个问题吗？
* W6 b  E4 y0 n  E7 e
% v( k) ?: }7 _( Z/ s, B* `( ]! H1、文档中那些像是描述语言一样的语句是什么呢，做什么用的？
) O, S! c5 \& a$ V, t% j4 E! j* F1 `$ O5 K6 x/ K' X2 p
2、文档中提到input_delay和output_delay，我在特权同学的教程里面也有看到，但是这对不同的系统（我的意思是FPGA时钟和外部ASIC的时钟的具体情况），这个input_delay和output_delay是否有同一个或者具体的定义。换句话说，就是当我获得整个系统各项的参数时，如何得知input_delay和output_delay由哪几项参数构成，从而写成表达式呢？
作者: lvsy    时间: 2014-4-17 17:19
烂泥桑 发表于 2014-4-17 16:45
4 @5 |5 H; P2 O8 d9 a% _- h6 o8 H最后在自己的YY下，我感觉自己给解释勉强可以接受，这个问题就到此为止了。9 v( X$ c9 q/ c. K1 x4 a
另外我在看你发的文档的时候 ...
1 V6 f. q& j: A4 P; o. t2 w& D
1. 那些语句就是约束文件（*.sdc）的格式。
/ J4 y  F$ X9 }* t2. input_delay和output_delay对于不同的系统定义是一样的，但是具体值是不一样的，要根据跟FPGA相连的外部ASIC的I/O的具体参数来确定。  q) D" o7 t3 r( k$ w
input_delay和output_delay的最大最小值跟外部器件的Tco/Tsu/Th这些参数相关。
作者: zgq800712    时间: 2014-4-17 20:13
本帖最后由 zgq800712 于 2014-4-17 20:14 编辑
/ k% T2 x) b* H3 F3 [" ^+ a1 A1 Z
烂泥桑 发表于 2014-4-16 22:41) E7 w. K8 D3 x3 [5 g; j
朋友，帮人帮到底，你能不能截个时序图，参数图，举例说明一下。我知道是为难了，但还请指点一下，小弟入 ...

, \# z7 S  ?( A. Z& r7 [- U( b$ d
不用查这些了。CPLD 可能综合下100多M,/ S: q/ K) c% z/ b3 K) F4 E
FPGA 同一个设计多达到了200多M的Fmax的报告。
3 F% I& W7 f  J2 d# q这些还不满足你的要求？先看看入门的，一步步来看。- m8 t' h5 y, \8 I
+ a& K: M* ^" h# m1 I) q
我可以说很多人书说上多说到timequest  ，但是基本多事照手册的来，没多少自己的见地。4 D/ H" u& q7 O' }: H* R) o/ `
' Y7 C' u! ~4 f5 i) ]
HDL 硬件描述语言， 不是C程序设计语言， 好好想下描述语言和设计语言什么区别。
4 i) L4 F0 e4 f
作者: 烂泥桑    时间: 2014-4-17 23:00
本帖最后由 烂泥桑 于 2014-4-17 23:02 编辑
* {5 D! c/ _# e/ X
lvsy 发表于 2014-4-17 17:190 l! v6 c( k' }, Z6 h; o" _
1. 那些语句就是约束文件（*.sdc）的格式。
' P; u* E6 k( E2. input_delay和output_delay对于不同的系统定义是一样的， ...
* y) l/ \7 f: U4 x$ E2 [0 V4 I
. |+ K" e  O9 U' S+ ^! \' j  \
朋友你说“对于不同系统的定义是一样的”，这句话的是说他们的含义相同，还是说他们能以同一条表达式表述，只是各项表达式要按具体系统具体分析，得到相应的值？
" F; L9 x( y( g5 M9 N  ]
- p; S; U9 M6 m7 i" c* ^( b下面两幅图是我看特权同学文档上面的图，关于input_delay，只有一条表达式，他在视频中只说是将fpga外的参数移到不等式的同一边，然后就得到了input_delay,这样的话，我完全感觉不到input_delay到底如何用语言（中文）来表述啊，怎么将input_delay（输入延时？）和[attach]83234[/attach]表达式联想到一起啊。还望版主提点一下

QQ截图20140417225156.jpg (35.77 KB, 下载次数: 0)

全图

全图

QQ截图20140417225210.jpg (28.98 KB, 下载次数: 0)

表达式

表达式

QQ截图20140417230412.jpg (125.12 KB, 下载次数: 0)

QQ截图20140417230412.jpg
作者: lvsy    时间: 2014-4-18 12:50
本帖最后由 lvsy 于 2014-4-18 13:25 编辑
& u% c1 t3 A( V2 p: b( ]6 Q% \
烂泥桑 发表于 2014-4-17 23:00
# j, u( G# V8 ]- u$ l+ R朋友你说“对于不同系统的定义是一样的”，这句话的是说他们的含义相同，还是说他们能以同一条表达式表 ...
7 u& ?& B- i  g4 m1 i4 X% `8 Z' Q+ d
, f& |( m! q- X+ m, [$ A
最大输入延时如下定义：
, F  h! r3 U, @0 q' W5 Oinput delay max = Board Delay (max) – Board clock skew (min) + Tco(max)  ! w6 {# k) g* Q1 T; b
Altera官方资料是这样表达的：9 Z) b% X7 [, h
Input maximum delay= value maximum trace delay for data + tCO of external device – minimum trace delay for clock
- e/ Z/ j2 o7 E4 o& G以你这个图来讲，Tpcb就是Board Delay， Tc2s-Tc2r就是Borad clock skew，也就是trace delay for clock，那么/ _/ A) m0 e( H; Y1 b
input delay max = Tpcb(max) – (Tc2s(min)–Tc2r(max)) + Tco(max)就是成立的，你仔细体会一下。4 J; s( R( A! @7 O
1 r1 e2 t4 V# O$ ]$ r9 \
同理得到最小输入延时：9 t% s1 i4 ~4 K
input delay min = Tpcb(min) – (Tc2s(max)–Tc2r(min)) + Tco(min)                  ! j* F& q0 v4 x( ]4 k+ C" z

! s+ H+ j  M: |9 c# i; `
7 W5 X" v* F6 p, R* ^
0 h1 e$ o6 B% D1 E) z5 g/ K, ^, v3 w" M
( I* v2 \' ?( L7 T( o
作者: lvsy    时间: 2014-4-18 13:27
根据
0 k4 L( F) A1 _  T9 ^* QTco_max = Tpclk – Tsu. o, V% x  y( _8 C( t1 {: t
Tco_min = Th
' F0 ?2 x5 m! ?  U/ G6 k你就可以得到input delay跟Tsu/Th之间的关系
作者: 烂泥桑    时间: 2014-4-18 15:19
lvsy 发表于 2014-4-18 13:27
- S2 l  b# L- j; j/ ~: h根据$ N! W8 a4 [' I
Tco_max = Tpclk – Tsu
/ y0 X2 E: N1 d) mTco_min = Th

( ^8 W8 m# y8 K) H3 s  C+ D5 }感谢你的回答。但是我还是有些许疑问' Z; z% Y' d# w4 T, }$ w
1、“Tc2s-Tc2r就是Borad clock skew”，这个Borad clock skew怎么定义呢，中文应该是板上时钟偏移，但是谁是标准呢？我的意思是为什么是Tc2s-Tc2r，而不是Tc2r-Tc2s?我能不能理解为输入延时和输出延时都是以FPGA去看，以FPGA为标准？* s5 u% [- f: p

' ^( g6 Q4 V9 i' Q' q) \2、
( e$ C* v. S9 G* n$ z$ `Tco_max = Tpclk – Tsu
& i: [( Q+ f+ qTco_min = Th3 Y1 V$ w- m. F  U, Q
是官方给出的吗？能不能说说出自那篇文档啊，我再去看看。6 p% G) g7 _0 T/ l7 Z
作者: lvsy    时间: 2014-4-18 16:09
烂泥桑 发表于 2014-4-18 15:19" S* l; ]5 z' U( q8 O( R! i$ v
感谢你的回答。但是我还是有些许疑问6 g3 ]8 ]. ~, |' l
1、“Tc2s-Tc2r就是Borad clock skew”，这个Borad clock skew怎么 ...

% l3 w" }" Q' ~' b/ ]$ A1. Tc2r-Tc2s是以时钟源为参考的，是时钟源达到不同的的器件之间的时间差。
- m2 M, }" ^) \) U  m$ f
# v/ k4 o: c) `6 m4 N1 w2.这不就是你在主贴里要解决的问题吗？参看你自己的一楼内容。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2