lvsy 发表于 2014-3-27 13:135 |0 E& Y" h" B& p
cion输入一般来讲应该是同步信号,也就是说是在clock的上升沿跳变的,所以不存在你所担心的情况。
烂泥桑 发表于 2014-3-27 15:440 N% p. ]' V5 X& I+ q
这是整个题目的网址:http://andrew810810.blog.163.com/blog/static/51763992007895125290/# `+ N7 h9 e! ?# A3 @# v. t7 i
" r" B9 c0 N1 T! P
.2 电 ...
lvsy 发表于 2014-3-28 09:01! C o& }- N9 E. K3 ~! {& K
如果cion跟时钟下降沿对齐的话,这个设计是有问题的,NEXT_STATE会在一个时钟周期内改变两次。不去管它了 ...
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) | Powered by Discuz! X3.2 |