EDA365电子工程师网

标题: 电感下面禁铜有没有意义??? [打印本页]
作者: NIWO99    时间: 2014-3-25 14:21
标题: 电感下面禁铜有没有意义???
我看有些人画板子喜欢电感下面禁止铺铜,问其因原又说不理由,只说高手是这样弄的,刚刚去网上找这方面的资料也没找到,就特地上来问问,这个到底有什么作用?有知道的上来发表一下意见吧!谢谢!!!
作者: 超級狗    时间: 2014-3-26 08:36
沒人回！* j$ C7 p" Z! d

: d4 P: _0 \" i5 Z
$ i7 U/ {9 C6 x4 z4 j  M
! f: {+ Z  Q4 W能講一下是什麼樣的板子嗎？
5 f0 |' P0 L( {- K
4 S( `. ^5 `: e8 }" E8 g電源供應器（Power Supply）、射頻傳收器（RF Transceiver）………0 t+ p* d2 ^% h8 {( |, j- v

. i4 n0 G/ M' W0 A
作者: 北漂的木木    时间: 2014-3-26 09:35
等大神回复6 G+ p5 R9 N) a! {/ q
偶理解是电感下面铺铜，是怕电感的磁场在铺铜上感应电动势，影响电源纹波，不晓得对不。
作者: 超級狗    时间: 2014-3-26 11:18
啊哈～羅慕（ROHM）的技術文檔。
/ ~, u  J" T0 n$ r. T: s# L- g4 T6 l0 ~* s& O& \; x
Not placing ground layer directly below the inductor (Figure 6-c) is also a point to pay attention to, when placing inductor. Due to the eddy current occurring in the ground layer, the inductor value decreases and the loss increases (decrease of Q) with set-off effect from line of magnetic force. Signal line other than ground also has the possibility of propagating switching noise caused by eddy current. It is better to avoid wiring directly under inductor. If wiring is unavoidable, please use closed magnetic circuit structured inductor with small leak from line of magnetic force.
- j: J% X( A6 U4 a( W* Y5 d0 k4 s- M1 u. V

ROHM Switching Power Supply PCB Layout Guide.jpg (267.49 KB, 下载次数: 240)

ROHM Switching Power Supply PCB Layout Guide.jpg
作者: 超級狗    时间: 2014-3-26 12:28
本帖最后由 超級狗 于 2014-3-26 12:29 编辑 ; C% z& s$ I; g1 |2 G
skatecom︰狗大，啥样的口粮都有啊，羡慕嫉妒恨啊！

+ V: @: v! ?" ~0 @  ?) v0 V  V1 N, ~
支持「古狗」回中國吧！- D4 |- y5 X. X5 f
/ w# M7 o% ~- p9 R
% n/ [& [2 O% o. g" I6 M

" u5 z5 y1 H$ |% |到底還是算我們狗幫的網站！$ M2 L6 }% N' I0 v. p( c

: C) a, @* r  _- i9 A. @# r
作者: NIWO99    时间: 2014-3-26 13:44
超級狗 发表于 2014-3-26 08:36
, q2 _- O. \5 g0 [8 P! ?沒人回！
. s4 z( P& q$ ^9 X# Y  Z, M& s
就是普通电源供电而以.机顶盒之类的板子.
作者: NIWO99    时间: 2014-3-26 14:00
照楼上的说法,看来相信高手是没错了.但是现在的电感都是有屏蔽盖的,感觉意义不太大.不管怎样心里上安慰点吧,以后电感下面不铺铜就是.
作者: Vincent.M    时间: 2014-4-4 13:00
NIWO99 发表于 2014-3-26 14:00! X+ N  T/ f4 \
照楼上的说法,看来相信高手是没错了.但是现在的电感都是有屏蔽盖的,感觉意义不太大.不管怎样心里上安慰点吧 ...
5 Y! A6 E- D& |* D( u" X+ r
如果是电源用的功率电感，在电源IC没有特殊要求下，还是能不铺铜就不要铺铜了，目的就是减小交变电流产生的noise弄脏ground，从而影响其他信号。  T2 n' ?. H6 J! M, B  f
而且很多磁屏蔽电感（也称为磁封电感）并没有想象的那么好，封装上方可能封闭很好，封装肚子焊盘附近实际还是会影响ground的，所以建议不铺地。
) ]$ h5 ^. X5 d4 k) ]
. R! }1 c8 g  j) W如果是signal用电感，很多是需要铺地的或者说铺地与否影响不大。
作者: 独自漂流    时间: 2014-4-5 07:44
学习了
作者: NIWO99    时间: 2014-4-10 21:17
Vincent.M 发表于 2014-4-4 13:004 J- |- D- `! R  O
如果是电源用的功率电感，在电源IC没有特殊要求下，还是能不铺铜就不要铺铜了，目的就是减小交变电流产生 ...
% D' T/ _' \. A( ]0 @
谢谢回答！！！
作者: zhanglaoye    时间: 2014-4-11 08:53
个人再说点看法，在高压电路中磁芯是作导体看待，一般大家用的电压低（基本小于30V）有阻焊漆绝缘在正常温度可能没问题，但是在电压稍高温度上升时或操作导致漆面破损就是一不明阻抗半导体，到时什么问题都会引起。可能是以前有过类似教训才出此规定。
作者: lzscan    时间: 2014-4-11 09:35
超級狗 发表于 2014-3-26 11:18# G3 E* n6 }" }& a
啊哈～羅慕（ROHM）的技術文檔。
( x7 [" X( J) }) o0 X. C6 N9 F! d- t; V5 V: V) c" @
Not placing ground layer directly below the inductor (Figure 6-c)  ...

0 y& A+ b2 s- R: w& o我记得电源电感下面内层是要铺铜的，相当于一个屏蔽作用。$ @( ^* x# A! O5 @) V& o6 q7 K* J! x
而隔离用的信号变压器下面是不能铺铜的，因为如果铺铜信号可能会通过铜皮耦合。+ W2 u/ c$ J9 q; s& O% w5 j0 L' k- O
而且我看很多电源芯片的layout指导确实没有说必须挖空。' ?$ o4 Y0 q7 M7 Z% r
之前我们画电源的时候不铺铜。后来改成铺铜。8 E. o# U# d9 c! M" _' @+ H
我去找找之前的资料。
作者: xhnumber1    时间: 2014-4-11 09:59
受益匪浅
作者: part99    时间: 2014-4-11 11:12
个人感觉，虽然用屏蔽电感，但辐射还是有的，但还没有Cout的辐射大。5 A; i( Z6 G: V" e2 w( K
一般我不做内层掏空处理，但走线最好不要。
作者: fishplj2000    时间: 2014-4-18 13:39
超級狗 发表于 2014-3-26 11:180 O. [6 d4 J& ]
啊哈～羅慕（ROHM）的技術文檔。4 h2 Q7 m4 }- B9 S* h2 M
9 R- O% ]0 M5 l2 E4 b- _# ?9 R8 F! ^
Not placing ground layer directly below the inductor (Figure 6-c)  ...

9 _- i6 n( Q" y这个文档是否能共享？
作者: 超級狗    时间: 2014-4-18 14:35
fishplj2000 发表于 2014-4-18 13:395 @! |5 G/ h$ x" D5 ]
这个文档是否能共享？

5 ?5 ]2 d- d0 i$ o: F3 ]一句話………沒有！3 E" D4 Q- k: x
- U# [$ O/ z# T. ]  E, A

. Q% t& w/ M  {3 L7 |0 I7 Z# A6 L1 X* o& G( ]4 e
你下次要早點講啦！被扔進狗糧倉庫很難找耶～0 O5 A# e, K- |) m+ I
9 k8 H( h9 _8 @

converter_pcb_layout_appli-e.pdf

505.97 KB, 下载次数: 1650, 下载积分: 威望 -5

作者: fishplj2000    时间: 2014-4-21 19:08
超級狗 发表于 2014-4-18 14:35+ y% u- o. O0 H. N$ e  U2 h- g
一句話………沒有！
# N! m# P4 u/ I3 h
7 L7 F7 z2 e5 N* e* Q5 C+ }
# A4 C2 F* l" V  y& Y2 b. z
3Q
作者: 917406525    时间: 2014-4-24 17:15
感谢分享        
作者: fxwang    时间: 2014-4-29 14:47
谢谢各位分享，指教
作者: xkg1989    时间: 2014-5-11 13:34
学习了！
作者: fallen    时间: 2014-5-21 11:08
超级版主的PDF真是太好了，赞一个。
作者: 超人会1飞    时间: 2014-5-22 17:19
看一下 先         
作者: zsg456    时间: 2014-6-4 09:25
学习了
作者: wangrui4402    时间: 2014-6-4 20:08
正有这个疑问呢！看到很多电源板电感下不铺铜，但是内层和底层还是有铜
作者: yuren9009    时间: 2014-6-28 15:28
超級狗 发表于 2014-3-26 11:18
, E$ f. s1 K7 p  P6 t  a啊哈～羅慕（ROHM）的技術文檔。
5 p% V7 j  E1 z$ k* E6 Q  r2 S0 ?5 g( M* @+ o. F
Not placing ground layer directly below the inductor (Figure 6-c)  ...
$ G% _1 M- d+ q: F: j0 r
图中布线的方法是什么，不会是直接敷铜吧，有没有更好的方法：：
作者: bingshuihuo    时间: 2014-6-28 16:30
受益匪浅
作者: aarom    时间: 2014-6-30 04:46
1.看什麼型式電感, 基本分 : DR, 環型, 變壓器.........
+ p2 j# N& S1 y, x9 f2.看什麼電路電感, ................
1 ^) e5 a# s! x  m1 P2 Q
% K0 K- O! ]$ N+ U依基本 安培右手定則, 看電磁方向. 來應用.
作者: xuehui    时间: 2014-7-6 12:05
貌似是为了EMC效果好一点
作者: EDADQP    时间: 2014-7-26 22:24
个人感觉电感下紧铜是为了大电感下面不穿其他信号线，没铜皮了就没了参考平面，自然不能走其他线了。
作者: wanglele    时间: 2014-7-27 10:36
电感所在位置不敷铜 ，
作者: karen00    时间: 2015-1-21 14:59
学习了
作者: cvntao    时间: 2015-1-28 10:48
超級狗 发表于 2014-4-18 14:35
; ]5 w: n& H( N  q* b/ `3 A( Q' ^一句話………沒有！; D$ G2 Y9 o" J5 i3 S
) _. ]* r! I5 h( [; |
+ j, Q8 y1 `$ ~9 q6 p% d
狗大的这份粮食讲得浅显易懂，100个赞
) Q5 _: L9 P  F9 A8 ?( v
作者: mj19901002    时间: 2015-1-28 15:35
学习咯
作者: 887799    时间: 2015-2-1 21:59
非常谢谢。
作者: bingshuihuo    时间: 2015-4-28 16:00
超級狗 发表于 2014-4-18 14:35! y. g9 T% z2 U: @
一句話………沒有！8 B0 T! a7 p2 V* y, p
" U) S. ]# N4 I* o# M5 u

2 k7 e/ P. n- ^  R( A9 k2 k- C$ f怎么链接不了？
1 {$ l8 x( ^) u  A4 r. l
作者: wdc    时间: 2015-5-6 15:09
本人觉得不需要避开走线
作者: criterion    时间: 2015-5-14 22:50
本帖最后由 criterion 于 2015-5-14 22:53 编辑
, W7 {" k: X7 l. O3 j& @. k4 M! u5 |9 R
小弟比较认为    应该要铺铜
/ |0 x; X, _% S* K( d$ a- T/ O; E

: [( n- f( `, W/ x( d, g; A1 r, b* A) X* R: e) g
原因是   一般而言   其功率电感与稳压电容
这两者要共地    并用GND island   来避免Noise窜到其他的GND

& n) S8 K6 R. u2 |- l* }

6 [+ Y3 J' Z1 t8 J% e8 o6 \" E% |3 V8 M1 s4 r9 V

( I% j6 p. Z0 q6 o
4 h4 s8 c6 C1 P8 |# T( }
$ ~! P( u: ~) e0 F& I" y
且GND island要狂打GNDVia   连到Main GND
' E4 v0 U& w( J0 I& u  r8 n' P
1 }" C8 e2 {$ g1 f$ s" ^" d. t
如果电感下方不铺铜   那就是GND island的区域会大幅缩减

5 P8 V- @0 Y9 P' t, x" k. H0 t: R
亦即能打的GND Via数目会大幅减少
. g$ b: W/ J* L
* L  G7 d& M6 D5 I1 t+ F' c! H3 k
via有内阻  电阻是越并越小
换言之  GND Via数目大幅减少   意味着其表层的GND island阻抗不够低
# y6 J* Z6 Q: i3 Y9 a8 d
6 h6 ~+ V; e( W% K. I% ~6 m4 O
如此一来    Noise可能会因邻近的GND阻抗较低
而Couple过去   这样就失去靠GND island加强隔离的用意了
/ [+ F# y" r1 G1 k  ~2 }/ z1 \
9 R5 l& g" p2 X6 q* u/ \

! m, I8 _* G6 m8 [; m$ S9 ~
0 D( ]' H8 G$ A; s3 e# F
除此之外   也会因表层GND island热阻过大  使得热无法导到Main GND散掉
以至于热都积在表层  这样会有Thermal的issue

! n% \6 y- e( r% C. r4 E  M! x  u0 |' P( b
4 Y" O  \8 b) C9 i
9 x+ @- U; m$ y5 x2 a2 x. ~

1 L3 o( R0 W! f5 ?' [
当然Thermal issue会有许多问题    以功率电感而言   会使其转换效率下降

; L) S! V/ `- K. v1 m. D* N
8 ?% `4 f' \" t, s
所以由以上可知’    若功率电感下方不铺铜
其实是B >Z   弊大于利

/ M( s0 x. R9 u; f* d  j- t- a
" ^$ R: _( {9 l1 a( L( D+ S+ K  Z2 w

$ H0 r. [8 d! w) y9 P' ?" x& E$ a, ]# C! t7 y$ j( {5 o
或许有人说  那简单啊   要打GND Via是吧?
来!!  把GND island的区域   往其他方向延伸扩大不就好了?
尽情打吧  
  q! x0 l0 y; U) H; W# W

% }* \% ^, H! `+ C! h% a
4 ^6 N* N7 V' @9 g' p3 r+ U

  V: J0 [% |4 F" j5 D2 F3 c( e5 X0 J# N5 |: h8 f1 r
但这会有两个SideEffect
& x( W# P  A7 t) g: N2 E$ t8 U/ [5 T* v2 H* H+ I: C

8 T& T) _$ P6 n2 w

  h5 _" H5 ?. ^0 n+ ^
1.     由前面图片可知  表层GND island的下方Layer 2   
只能是GND  而且同样要GND island     不能走线
(怕表层GND island流窜的Noise 会干扰下方走线)
   这意味着   你GND island越大   其他走线的Layout空间就越有限
   不可能为了你一个DC-DC  搞得其他人都不要走线了
  H' R# T5 m7 h; d
+ s6 i# _8 w! u% A3 E
2.     GND island是Noise的回流路径   所以GND island越大
意味着整体Loop area会变大
那这样EMI辐射干扰会很严重
你电感跟电容   都要尽可能靠近DC-DC 目的就是要缩小回路面积
但你GND island加大后   就失去这用意了

+ Z+ S8 k" Y) Z3 u3 Z
/ b  d. f4 U, E3 P  o  q
而我确认以前量产的案子   其实也是都有铺铜
换言之  电感下方铺铜   或许会有危害
但危害应该没想象中大 (毕竟那些案子都量产了)

# E7 F6 g( d  s6 J% b
结论 : 铺铜一票!!

5 X2 s7 K# t7 x  V0 X: _2 N8 J7 z( `; m( b% c1 i2 F- d

* O) ~4 ^. ^( N$ X2 |5 o
" n7 q$ \; O% e2 k: q! O- w/ r
作者: 苏鲁锭    时间: 2015-5-26 10:33
赞成开关节点远离其他网络。
5 U5 @1 [: c" E" w1 h问题：表格14的过孔载流，建议值有点小吧？10mil过孔，在25度，自然冷，走1A一般温升不会超过10摄氏度啊。。/ n" y5 F. ~5 p2 g7 I! C

converter_pcb_layout_appli-e_1.pdf

584.73 KB, 下载次数: 83, 下载积分: 威望 -5

作者: 苏鲁锭    时间: 2015-5-26 10:42
还有一个：
" Q, n" T" L$ I( ?PCB Layout Procedure第五条中return path指的是Co和D1的下端到Cin和Cbypass下端这一段“地线”么？
作者: 超級狗    时间: 2015-5-26 14:04
本帖最后由 超級狗 于 2015-5-26 14:08 编辑
) K5 X, E+ g7 e. N( J# {  B$ H" a
苏鲁锭︰# A% d: r% {: c/ o
这个“没有”作为推荐放在2楼有歧义  

# ]' ^8 W( ^8 \5 H6 a* `2 H
& Q6 h1 ]1 ^7 u7 W/ N( U
$ U0 ~: P! N; `0 F
作者: 苏鲁锭    时间: 2015-5-26 14:18
超級狗 发表于 2015-5-26 14:04
  • 這不是我的版面，小弟無法作主。
  • 若干少數冥頑不化的反革命份子，仍持反對意見叫囂抗議中，頂置 ...

    • ; N; b( h& J: z1 l呵呵，狗大的粮食真不错，最棒的是字少，我啃两下字典还能学习学习。$ p) {  p2 ~/ T
    狗大用什么招数搜集粮食的，偷偷教给我吧，哈哈·~0 c2 p; o' r& F7 y" |9 l2 w
    作者: 52layout    时间: 2015-5-27 13:50
    这种问题就不能一概而论了，我一般情况下是都作了铺铜处理。至于是铺GND还是VCC,要看实际电路布局了。我个人而言，电感下面铺铜主要是屏蔽作用（VCC/GND),关键在于铺好铜后的返回路径是值得注意的，一定不能通过信号地的返回路径。（其实这些对于CE/RE来说，有的时候真的是很奇怪的），所以我只能说要看电子工程师的最终测试结果来定，理论的东西我们要去理解，而不是一概地去套用。

    ni1.PNG (83.46 KB, 下载次数: 6)

    LLC的PFC电感下面

    LLC的PFC电感下面

    ni2.PNG (79.26 KB, 下载次数: 4)

    LLC的谐振电感下面

    LLC的谐振电感下面
    作者: 小郑    时间: 2015-6-18 09:21
    电感是要掏空的
    作者: 丶vagrant    时间: 2015-12-2 18:12
    必须顶。。* o$ e* t- ^8 k% y
    作者: ls358    时间: 2016-5-3 17:25
    学习了！！！
    作者: 52ADE563    时间: 2016-6-19 00:50
    学习了
    作者: swuhang    时间: 2016-8-2 17:29
    学习了
    作者: wuzw8888    时间: 2016-8-30 16:12
    学习了
    作者: xfwd2004    时间: 2016-11-8 10:23
    谢谢！
    作者: lfljiang    时间: 2016-12-5 09:02
    最近在画一个6层板，电感放在了顶层，不过电感下面没有禁止铺铜，也没有镂空，第2层是GND、第3三层是PWR，第4层是主要信号层，有人说电感下面要镂空处理，不要有任何走线，说是为了减少干扰谁可以解释一下，这其中的原理吗？谢谢！# ~5 j* c+ S' ]8 D) o$ a

    - Q9 u6 }# j7 y& ]8 ?4 _- `; h% u! \, F: A& J" L
    # R. t0 g, ~6 I. C! Q8 D
    作者: swuhang    时间: 2017-2-5 16:47
    学些了！！！
    作者: wenxiaohua    时间: 2017-4-12 17:28
    同问
    作者: feiban    时间: 2017-5-18 17:45
    超級狗 发表于 2014-4-18 14:35
    ) ]0 B' h$ u/ _/ \7 a! I3 |一句話………沒有！7 P4 S) ^0 x. x0 g3 _8 J. q( c
    7 T0 o# }* v3 k7 X$ n/ n4 e: c, J
    ) @" Z. }0 S) R: I3 U2 }7 s- M
    好资料
    & }0 M3 J$ b2 ^! r+ p- I) y) `; b4 x

    . F2 m7 p, u. R
    + l. e* w( e. o, G% i。。。7 E2 r, h. c) Z: N6 [/ n7 |) x5 I' F2 A

    ) N# x5 o! P# |" B! v  ^
    作者: 超級狗    时间: 2017-5-18 23:34
    lfljiang 发表于 2016-12-5 09:02
    ( U) O) l3 L, I1 u! P最近在画一个6层板，电感放在了顶层，不过电感下面没有禁止铺铜，也没有镂空，第2层是GND、第3三层是PWR， ...

    ; j1 C+ C( g: ^Not placing ground layer directly below the inductor (Figure 6-c) is also a point to pay attention to, when placing inductor. Due to the eddy current occurring in the ground layer, the inductor value decreases and the loss increases (decrease of Q) with set-off effect from line of magnetic force.
      ^% P, a4 ^% I! L) w# B# j& b1 N, L, h" V/ L: o, O
    到底有沒有在看？？？
    * Y5 M8 H' c  o+ [1 l+ g
    3 h! V4 Q  n8 E) [5 Q/ G* {/ h7 B0 f) n  X. _3 [
    作者: leeyh3000    时间: 2017-6-1 14:54
    学习了
    作者: dqwuf2008    时间: 2017-6-28 15:52
    狗版主，好棒
    作者: dqwuf2008    时间: 2017-6-29 15:10
    超級狗 发表于 2014-4-18 14:352 I% t0 m. j( S) K$ L5 Z1 W; O9 _1 ~
    一句話………沒有！: L( ~. n$ z* m: t
    ) R$ S7 V6 d: U. ^

    * I6 |$ \; R9 \4 u" B" @有没有BOOST电路方面的PCB LAYOUT建议的？2 P+ O; b0 R2 V3 I5 W4 G5 Q
    作者: lyf1050    时间: 2017-7-15 11:14
    支持，学习了，通常不铺铜，相近层做铺铜处理了。  一直这么做，今天有收获。
    作者: cathyt    时间: 2017-10-13 17:42
    謝謝分享!! 學習了
    作者: 陈绍贵_Kla51    时间: 2017-10-17 15:27
    66666666666
    作者: yuwenwen    时间: 2017-10-27 14:36
    学习
    作者: MICAHEL    时间: 2017-11-13 17:23
    学习了。
    作者: 648638520    时间: 2017-11-15 09:20
    听说过晶振，，，，，
    作者: windjie    时间: 2018-1-6 11:29
    超級狗 发表于 2014-3-26 11:18  p  U" e. B/ P  R
    啊哈～羅慕（ROHM）的技術文檔。
    5 a; W% z1 c4 H' r+ p' d# ^( I- Y4 W+ L$ d( `
    Not placing ground layer directly below the inductor (Figure 6-c)  ...
    $ T7 r1 ?& Y3 U) F9 R, F9 |
    谢谢分享7 Y. ]7 ~' ~) A& W1 c8 P1 \0 R
    作者: 嗯哈    时间: 2018-1-11 15:47
    学习学习4 w* a% x" E. [* r- V7 c  B* ~7 ~
    作者: Jamie_he2015    时间: 2018-1-11 16:32
    :lol:lol:lol:lol
    作者: lqf    时间: 2018-1-18 11:45
    资料特别好，学习了
    作者: 7878678    时间: 2018-1-19 10:42
    感谢分享
    作者: yhydfbb    时间: 2018-2-26 16:46
    那个PDF档太需要了
    作者: yidanshuxuexi    时间: 2018-2-27 13:16
    超級狗 发表于 2014-4-18 14:35
    5 y& f5 O& a! T: h( i& R0 L: y一句話………沒有！4 Q6 k, q8 P* x

    . W' d' y% D7 H: o+ N0 \1 X0 \

    1 h& \) f- ]" t3 P7 m
    作者: 巴丹先森    时间: 2018-3-1 15:20
    超級狗 发表于 2014-4-18 14:35! k6 s; R8 F! O+ L$ [4 c% ^; V! b
    一句話………沒有！
    ( {3 o/ T: J1 J' s; c* e( e) o# `0 C& l& h' b* X+ g0 Y( n2 V- H* W

    & ~; U) ^4 [% a0 M5 a0 o' y" y: z支持
    6 @) t# Q. C7 g) O7 u# f
    作者: 234500317    时间: 2018-3-2 17:53
    好资料 。。。
    作者: pc911    时间: 2018-3-6 13:29

    / w& N4 E8 C1 z% ?有些设计，如Intel 电感下方是整个铺铜GND
    2 X$ q! G# W& R9 c& F: F( T% @5 d& v5 y
    , h& \% e+ j: c
    作者: cjz351421568    时间: 2018-3-12 16:15
    谢谢分享
    作者: 爱上南国的秋    时间: 2018-3-28 13:31
    学习学习
    作者: yuanzi88    时间: 2018-3-28 16:18
    谢谢分享
    作者: simontsai    时间: 2018-3-28 18:02
    支持，学习了!
    作者: 杜甫能动    时间: 2018-4-5 10:45
    谢谢楼主分享~谢谢楼主分享~
    作者: WuJin_eOakJ    时间: 2018-4-8 15:49
    学习了
    作者: ariel0002101    时间: 2018-4-17 09:39
    受益匪浅
    作者: xiaomujie    时间: 2018-4-17 11:15
    谢谢分享，学习了！
    作者: 张志强    时间: 2018-4-17 14:28
    谢谢
    作者: 理工YZ    时间: 2018-4-18 13:50
    学习了
    作者: seupenn    时间: 2018-4-21 17:47
    ;P;P;P;P;P
    作者: zltwin    时间: 2018-4-25 10:02
    学习了
    作者: 薛芬芬    时间: 2018-4-28 15:01
    收益匪浅
    作者: zz88811    时间: 2018-5-14 14:34
    不铺 多少对板子的电路还是有些影响的
    作者: sozoom    时间: 2018-5-15 14:15
    超級狗 发表于 2014-4-18 14:35& @) o+ }2 D3 i$ \
    一句話………沒有！. V$ `/ b( w2 Y

    # D8 @, @0 y( M0 J
    5 c4 k% `; H9 h( a
    谢谢提供的资料2 {8 J! N& r$ S# f# v; Y- ^2 Z$ H
    作者: Demilearnclass    时间: 2018-5-16 10:40
    学习了
    作者: 上海轻骑兵    时间: 2018-5-18 16:58
    受益匪浅
    作者: quiq2012    时间: 2018-5-20 20:55
    如果是铺铜是地会带来什么问题，高频串扰么？
    作者: clp783    时间: 2018-5-21 16:36
    大家都这么干的，那就这样干了。
    作者: kore2812351634    时间: 2018-6-5 14:09
    有啊，电感下面禁铜防止互耦，提高电源质量，没毛病啊
    作者: rizhi    时间: 2018-6-6 23:58
    给楼主一个赞2 E3 ~' U8 Q, A+ T$ j% s7 `- X
    作者: wangcen    时间: 2018-6-7 16:25
    学习学习
    作者: 星星点灯    时间: 2018-6-11 11:00
    感谢分享！
    作者: Jujianjun    时间: 2018-6-12 08:06
    仁者见仁智者见智，挖空和不挖空的我都见过：; H$ V; r3 v$ I( O% I8 K; v
    ! }6 B1 {  d- s# c. m
    1. 对于输出电流大而且板子面积小板层少的情况下，最好要挖掉，否则影响大
    ) t8 ^' y( x, D/ D3 g2 j7 M2. 对于输出电流小而且板子面积大板层多的情况下，可以考虑不挖，用地平面来做shielding
    作者: zrqiu1314    时间: 2018-6-12 17:37
    超級狗 发表于 2014-3-26 11:18
    . ^7 D4 E; m: j$ M2 I( e5 V啊哈～羅慕（ROHM）的技術文檔。* o5 g( ]4 |- b9 `+ e

    # f  e! D5 _' h# K" zNot placing ground layer directly below the inductor (Figure 6-c)  ...
    1 c6 t) M5 o9 d& M& e8 G6 Q1 f# O
    看不懂
    0 J3 H9 \. L% A) H& d0 }. K4 C6 w" {1 P, a! i$ x4 W: t3 h8 j8 K" g
    作者: wbbbw    时间: 2018-6-15 11:21
    谢谢分享！！！+ E0 M- m7 M# N$ N7 |" {
    作者: 一个人的精彩    时间: 2018-6-18 13:18
    学习来的



    欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2