EDA365电子工程师网
标题:
DDR设计规则
[打印本页]
作者:
SIMON.LIAO
时间:
2014-3-13 15:53
标题:
DDR设计规则
各位大侠：
/ y& k$ u: P. n! G8 N3 m' t
! e. J4 {9 g1 H! G8 `: q
国产MID太多芯片都会用到DDR3,但设计规则还不是很了解，哪位大侠共享关于等长线，容差的要求。
作者:
flywinder
时间:
2014-3-13 16:24
百度大把的
作者:
dck
时间:
2014-3-13 23:55
我也想知道，自己最近也在研究。期待高手点拨。
% ~9 m' |( w2 j
$ w& Y. H+ c8 k- S
我了解到的：
1 S! M A& j# d! g" H
1.首先就是信号长度匹配，把信号分组做长度匹配：
# f1 V5 i/ x& ^; B3 X
数据类：
5 s7 l1 A" U+ P/ x: G2 o
（1）DQ0~7，DQS0和DQS0#,DM0一组需要做匹配，至于匹配长度应该怎样确定还没有弄明白。
- u9 w4 K; h7 R1 Q- X" z
（2）DQ8-DQ16，DQS1和DQS1#,DM1分为一组。
+ g2 [ t. P& D9 L" y
（3）.......
! K. R5 S' R' l" L6 O% y ~7 y& [
（4）DQ24-DQ31，DQS3和DQS3#,DM3分为一组。
- n1 ]/ s; ?& Y2 f3 K; I
2 Y2 t* |5 L9 _
剩下的地址，控制，命令和差分时钟分为一组。（或者把差分时钟独立出来自成一组）
4 [; l) p3 N+ I* M/ W
6 E2 \) s2 w& @
; K1 W# z5 Z; c* z }0 K; c; ^
2.为了防止信号线之间串扰。一般线间距（边沿到边沿）遵循3W原则，如果空间有限的降低要求2W即可。
8 \6 W6 `; m& c X# k: P
5 o) E* ]) ~5 Q c( S
3.阻抗要求：对于单端信号一般做50ohm +/-10%，差分类信号做100ohm +/-10%。
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2