EDA365电子工程师网

标题: 过孔问题 [打印本页]
作者: sunpeng7801567    时间: 2014-3-11 16:18
标题: 过孔问题
  大家看一下，这样斜着打过孔有哪些信号完整性问题？

过孔问题.png (23.7 KB, 下载次数: 1)

过孔问题.png
作者: Jaedon    时间: 2014-3-11 23:30
并不是每个VIA都会引起信号完整性问题，需要看你是什么信号。看你这样走线，应该不是什么高速信号
作者: sunpeng7801567    时间: 2014-3-12 11:54
Jaedon 发表于 2014-3-11 23:30
- t9 k! r+ d7 M/ c并不是每个VIA都会引起信号完整性问题，需要看你是什么信号。看你这样走线，应该不是什么高速信号

+ L$ I# ~6 ^' b0 a, W  [% o  是高速信号，这个问题会产生参考平面不连续问题，进而产生电源噪声问题
作者: Jaedon    时间: 2014-3-15 14:00
从你这样layout来看，你这根本不会有很高的速度，因为高速信号基本不会像你这些经过via之后，还有分两段走的
作者: sunpeng7801567    时间: 2014-3-17 14:27
Jaedon 发表于 2014-3-15 14:00& o5 Z: e4 J/ b: e+ M
从你这样layout来看，你这根本不会有很高的速度，因为高速信号基本不会像你这些经过via之后，还有分两段走 ...

4 k: x4 b- \: {1 M) L那应该怎么走，才可以，前辈，能不能给我建议？
作者: sxiaofeng    时间: 2014-4-3 23:17
“一连” 菊花链
作者: 于争    时间: 2014-4-5 22:04
本帖最后由 于争 于 2014-4-5 22:05 编辑
* X" m; p7 I( X' S5 C0 A$ a& p. B: g* w: ?, C2 S7 P
这种拓扑，再加上这种打孔方式，电平2.5V以上、速率几十兆以下可能还能对付。低电压高速率的信号，打板前先拜佛。
6 J  \- M, h* ?/ Z0 \5 d5 l2 ^实在搞不懂为什么总会看到这种布线方式，难道就是为了美观，过孔搞成一条线也没啥好看的啊。% ]4 J' N7 W  X* N) V5 Y' D& k1 N
这种布线方式失败的板子很多。
作者: sunpeng7801567    时间: 2014-4-7 15:47
于争 发表于 2014-4-5 22:041 e; w; y$ w4 U; R. o
这种拓扑，再加上这种打孔方式，电平2.5V以上、速率几十兆以下可能还能对付。低电压高速率的信号，打板前先 ...
/ }  @- r8 q3 r. G& o) Y- C$ u
恩，说的太对了，以后还是打成双排孔比较好
作者: hukee    时间: 2014-4-8 15:13
sunpeng7801567 发表于 2014-4-7 15:473 ~3 G6 R8 `0 Z
恩，说的太对了，以后还是打成双排孔比较好
9 Y8 M0 S2 d" s6 {
怎么样处理才是正确的，指教。
作者: xingxing32100    时间: 2014-4-9 11:34
学习下，坐等回复。
作者: 于争    时间: 2014-4-9 11:54
如果可能，不要让过孔割断平面！
: Q0 m8 e% J" P3 j1 w, U当你不知道哪个因素是“压死骆驼的最后一根稻草的时候”，不要放任这些因素自流，要管控。
作者: sunpeng7801567    时间: 2014-4-9 15:11
本帖最后由 sunpeng7801567 于 2014-4-9 15:14 编辑
. t* W) g5 P5 P/ N' T
于争 发表于 2014-4-9 11:54( p# ~& d- F4 L& S! E" x8 {
如果可能，不要让过孔割断平面！2 `+ R- {' x& l2 Z$ C! Y2 ^
当你不知道哪个因素是“压死骆驼的最后一根稻草的时候”，不要放任这些因 ...

5 e- ]6 J2 t* g( s. A; {! y, r8 P# L$ a$ [( p# U) O
  恩，是的，内电层我用的是正片，要是负片的话就可以了是吧？于老师   （附件的图是内电层用的是负片效果）

1png.png (18.31 KB, 下载次数: 0)

1png.png
作者: sunpeng7801567    时间: 2014-4-9 15:12
hukee 发表于 2014-4-8 15:13/ M! O2 Y0 g: }, b7 b' V
怎么样处理才是正确的，指教。

5 s  x& G, H- t  相邻内电层用负片就可以了
* z1 {1 u9 p9 A4 T. W+ Z; W
作者: hukee    时间: 2014-4-10 11:57
sunpeng7801567 发表于 2014-4-9 15:12
5 c0 {1 s; f+ R5 Y' \相邻内电层用负片就可以了

% {3 B9 d3 D9 v0 ]5 l8 k不是正负片的问题，上面于老师说了，不要隔断参考层，吧via错开，参考面包围via。% W2 G( \+ I: Y$ b' [

" r+ D2 T. Z) P! f7 ?7 T一般我设置3.3v 内层via to shape 10mil 不知道是否大了？
作者: sunpeng7801567    时间: 2014-4-10 18:53
hukee 发表于 2014-4-10 11:57
3 u! r% q% Y$ s7 J不是正负片的问题，上面于老师说了，不要隔断参考层，吧via错开，参考面包围via。) |1 \5 ^/ ~3 P- M9 t0 ?

4 M$ b2 z0 ~1 j  H9 [5 b一般我设置3.3v 内 ...

! ^  E. y& L% Z* m  负片是没有规则设置的，我们看到via via之间无shape是我把内电层也设置成了正片，就出现这个效果了
作者: 0aijiuaile    时间: 2014-4-12 08:19
1.上面于争老师说的moat槽问题；2 S. _1 Z; F% r3 J
2.你自已所说的参考面不一致问题，由于没有叠层，我们无法看到。如果是参考两个不同平面那肯定会耦合更大的回流电感，电源噪声也会有，EMI、串扰也会有；
- x2 g! o* ^  m& A9 ~( _/ `& u3.上面也提到的STUB问题，但对于此信号来说，主要影响在于振铃，不会有较大的本质的影响；主要还是因为你的信号频率不高的原因，如果太高，就不止这些了。10G以上的高速SERDES会因为这样长的STUB而失效，且无法补偿。* Q$ e4 p4 n; O" p7 K
4.还有一点，老生常谈，为何不能少两个过孔呢，走线尽量优化，少打过孔。
作者: 0aijiuaile    时间: 2014-4-12 08:26
sunpeng7801567 发表于 2014-4-9 15:11
; d& o! i5 \/ W0 ~) K% ]1 q5 |恩，是的，内电层我用的是正片，要是负片的话就可以了是吧？于老师   （附件的图是内电层用的是负片 ...

6 _6 D, x/ \" _7 c看你的图好像是用的cadence，但又把pin number打开。负片是可以执行规则的，当规则大于负片的anti pad时，会采用规则的间距设置。且如果你想显示负片的规则，setup里要勾选thermal选项。
. P% v% v$ |& m" @+ h8 {上面一位兄弟的问题，10mil via-shape的间距是否可以：一般经验是不低于4mil都可以，满足板厂工艺要求就好。当然，如果板子简单，可以间距大点，这样选择的板厂的范围也会大，价格也会更便宜。
作者: sunpeng7801567    时间: 2014-4-13 17:52
0aijiuaile 发表于 2014-4-12 08:19
8 ~, s% L# O1 F/ N* y1.上面于争老师说的moat槽问题；
) @. g, _  \; ?8 a2.你自已所说的参考面不一致问题，由于没有叠层，我们无法看到。如果是参 ...

8 }3 E6 K  J8 O2 w# V! q3 v 非常感谢你的解答，这组数据要换层，所以不得不打过孔.
作者: sunpeng7801567    时间: 2014-4-13 17:54
sunpeng7801567 发表于 2014-4-13 17:52
: ?1 G- H' _" ]2 y非常感谢你的解答，这组数据要换层，所以不得不打过孔.

- L* |' R" p1 W/ S   这是叠层，过孔是从顶层打到底层的

1.png (11.57 KB, 下载次数: 0)

1.png
作者: sunpeng7801567    时间: 2014-4-13 17:56
0aijiuaile 发表于 2014-4-12 08:26
& M* `- I) w! Y- l. `$ x& h, C. M看你的图好像是用的cadence，但又把pin number打开。负片是可以执行规则的，当规则大于负片的anti pad时 ...

2 _1 f/ @, [! ]  负片在哪里设置规则呀？
作者: 0aijiuaile    时间: 2014-4-13 20:36
sunpeng7801567 发表于 2014-4-13 17:52
( ~+ Z2 Z! R# G4 \0 z+ N非常感谢你的解答，这组数据要换层，所以不得不打过孔.
, W- l; J) s" f) A5 _2 {
我是指的白色的走线上面的三根线，可以在内层往下出线，右边三根内层线向右，这样或许可以不用反复换层了。
作者: 0aijiuaile    时间: 2014-4-13 20:38
sunpeng7801567 发表于 2014-4-13 17:56
+ S( d- {0 F' o/ C7 d负片在哪里设置规则呀？

' t. x* F1 M- L& R4 e4 }规则一样设，但负片会ANTI PAD和规则同时起作用。
作者: sunpeng7801567    时间: 2014-4-13 20:48
0aijiuaile 发表于 2014-4-13 20:38  @# }1 L8 W& f3 M. m3 H+ I
规则一样设，但负片会ANTI PAD和规则同时起作用。
& }# k/ A: ^5 s8 i" J# e
  我是说在哪里有设置的地方ya  
作者: 0aijiuaile    时间: 2014-4-13 21:17
设置规则不是一张图能解决的，你论坛上搜索找一下
作者: sunpeng7801567    时间: 2014-4-17 08:36
0aijiuaile 发表于 2014-4-13 21:17% ?2 l, ?8 q# k8 Z) q' q
设置规则不是一张图能解决的，你论坛上搜索找一下

( I$ N6 Z7 }$ |# n) m好的，谢谢啦



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2